Формувач послідовності імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною паузою і періодом

Формувач послідовності імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною паузою і періодом, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму лічби; вхід асинхронної установки в нульовий стан, вихід переповнювання; перший та другий елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом Dтригера, з одним входом першого та другого двовходових елементів І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І сполучений з виходом другого U 2 (11) 1 3 товий генератор. Авторське свідоцтво СРСР №354544. - Бюлетень винаходів. №30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач послідовності імпульсів фіксованої тривалості, рівною трьом тактам, з перенастроюваною паузою і періодом, кратним періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, (патент на корисну модель України №53542, бюл. №19, 2010), який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму лічби; вхід асинхронної установки в нульовий стан, вихід переповнювання; перший та другий елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом другого елемента АБО, один з входів якого поєднаний з виходом Dтригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; вхід інвертора з'єднано з виходом переповнювання лічильника, вихід інвертора з'єднано з першим входом першого елемента АБО; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску. Недоліком відомого пристрою є складність структури формувача, яка обумовлена необхідністю використання двох лічильників, а також складність конструкції вхідних пристроїв формувача, технології його виготовлення і, як наслідок, висока вартість, яки обумовлени необхідністю використання двох шин настроювання на заданий режим, в той час як, при використанні відомого пристрою в режимі формування періодичної послідовності імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною паузою і періодом наявність другої шини настроювання необов'язкова. В основу корисної моделі поставлено завдання удосконалення формувача шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, забезпечення спрощення структури та конструкції вхідних пристроїв формувача технології його виготовлення і зменшення вартості. Поставлене завдання вирішується тим, що в формувач послідовності імпульсів фіксованої тривалості, рівною трьом тактам, з перенастроюва 62523 4 ною паузою і періодом, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму лічби; вхід асинхронної установки в нульовий стан, вихід переповнювання; перший та другий елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний Dтригер зі входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом другого елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; вхід Інвертора з'єднано з виходом переповнювання лічильника, вихід інвертора з'єднано з першим входом першого елемента АБО; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, відповідно до корисної моделі введено що в нього введено два JK-тригера, кожний із яких має по два входа J і K об'єднаних по «І» і вхід асинхронної установки у нульовий стан; третій елемент АБО, при цьому, прямий вихід першого JK- тригера з'єднано з першими входами J і К другого JK- тригера, зі входом третього елемента АБО; прямий вихід другого JKтригера з'єднано з другим входом третього елемента АБО; вихід першого елемента АБО з'єднано з другими входами J і К першого та другого JK- тригерів; першої входи J і К першого JK- тригера з'єднано з рівнем логічної одиниці; вихід третього елемента АБО, який утворює вихід формувача, з'єднано з другими входами першого та другого елементів АБО і зі входом дозволу режиму лічби лічильника; вхід дозволу синхронного паралельного завантаження лічильника з'єднано з його виходом переповнювання; входи асинхронної установки першого і другого JK- тригерів з'єднані з виходом другого елемента І; входи завантажування даних лічильника утворюють входи налагодження пристрою на задану тривалість паузи вихідних імпульсів; тактової входи лічильника, першого і другого JK- тригерів з'єднані проміж собою, утворюючі вхід формувача - вхід подачі періодичної послідовності Імпульсів з виходу зовнішнього генератора. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей – спрощення структури формувача, конструкції його вхідних пристроїв, технології виготовлення і зниження вартості. На Фіг.1 приведена схема формувача. 5 Формувач послідовності імпульсів фіксованої тривалості, рівною двом тактам, з перенастроюваною паузою і періодом містить реверсивний двійковий лічильник 1, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажувальних даних D0 - D3, вхід дозволу режиму лічби Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; інвертор 2; ланцюжок, що складається з послідовно з'єднаних резистора 3 і конденсатора 4; стартостопний пристрій, якій містить синхронний D-тригер 5 зі входом R асинхронної установки у нульовий стан, перший і другий двовходові елементи І 6, 7; три елемента АБО 8, 11, 12; два JK-тригера 9, 10, кожний із яких має по два входа J і K об'єднаних по «І» і вхід R асинхронної установки у нульовий стан. Загальна точка послідовно сполучених резистора 3 і конденсатора 4 з'єднана з інформаційним входом Dтригера 5 і з одним входом елементів І 6, 7. Вихід елемента І 6 сполучений зі входами R асинхронної установки D-тригера 5 у нульовий стан; другий вхід елемента І 6 утворює вхід подачі імпульсів зупинки (Stop) режиму формування вихідної послідовності імпульсів; другий вхід елемента 1 7, який сполучений з виходом елемента АБО 8, один з входів якого поєднаний з виходом D-тригера 5. Другий вхід елемента АБО 8 сполучений з виходом елемента АБО 11, входом елемента АБО 12 та входом Р0 дозволу режиму лічби лічильника 1. Другий вхід елемента АБО 12 з'єднано з виходом інвертора 2, вхід якого поєднаний з виходом Р4 переповнювання лічильника 1 та входом L дозволу синхронного паралельного завантаження лічильника 1. Вихід елемента АБО 12 з'єднано з першою парою входів J і К тригерів 9, 10. Вихід елемента І 7 з'єднаний зі входами R асинхронної установки в нульовий стан лічильника 1 і тригерів 9, 10. Прямий вихід тригера 9 з'єднано з одним входом J JK- тригера 10, зі входом елемента АБО 11. Прямий вихід тригера 10 з'єднано з другим входом елемента АБО 11, Інверсний вихід тригера 10 з'єднано з другими входами J і К тригера 9. Перший вхід К тригера 10 з'єднано з рівнем логічної одиниці. Входи завантажування даних D0-D3 лічильника 1 утворюють входи b0-b3 налагодження пристрою на задану тривалість паузи. Тактовий вхід (С) D-тригера 5 утворює вхід подачі імпульсів запуску (Start). Тактової входи С лічильника 1 і JKтригерів 9, 10 з'єднані проміж собою, утворюючі вхід формувача - вхід С подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора Формувач призначений для формування періодичної послідовності імпульсів фіксованої тривалості, рівної двом тактам, з перенастроюваною паузою і періодом кратною періоду тактових імпульсів Т, обумовленої значенням управляючого слова B=b3b2b1b0, що подається на входи завантаження даних D0-D3 лічильника . Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 3 і конденсатора 4, підклю 62523 6 ченого до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6 та 7, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 5, JK-тригерів 9, 10 і лічильника 1. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення Dтригер 5, лічильник 1 і тригери 9, 10 переходять у нульовий стан, формуючи рівень логічного нуля на виходах тригерів 9, 10, що веде до формування рівня логічного нуля на виході елемента АБО 11 і елемента АБО 8, вихід якого з'єднаний зі входом елемента І 7, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 5, що забезпечує рівень логічного нуля на входах R асинхронної установки в нульовий стан лічильника 1 и тригерів 9, 10. Оскільки режим установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор, доки на вході елемента 7 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника 1 и тригерів 9, 10 залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 5 по його фронту тригер 5 переходить в одиничний стан (Q=1), формуючи рівень логічної 1 на виході елемента АБО 8, а отже на вході та виході елемента І 7, що забезпечує рівень логічної 1 на входах R лічильника 1 и тригерів 9, 10, знімаючи блокування. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 поступає на його вхід L дозволу синхронного паралельного завантаження, готуючи лічильник 1 до прийому інформації зі входів D0-D3, і на вхід інвертора 2, формуючі на його виході рівень логічної одиниці, який далі поступає на вхід елемента АБО 12 і на входи J І K тригерів 9, 10, готуючи тригер 9 к переходу у протилежний стан. Під час вступу першого (після закінчення перехідного процесу, пов'язаного Із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи Do - D3, тобто лічильник 1 переходить у стан B=b3b2b1b0, а тригер 9 переходить в одиничний стан, що обумовлює одиничне значення на виході переповнювання Р4 лічильника 1 і на виході JKтригера 9, тобто на вході І на виході елемента АБО 11. Стан тригера 10 залишатися незмінним (рівним 0). В результаті цього переходу забороняється режим завантаження і лічби лічильника 1 і дозволяється режим переходу тригерів 9, 10. Під час вступу другого тактового імпульсу зміст лічильника 1 залишатися незмінним (рівним В), тригер 9 переходіть у нульовий стан, а тригер 10 - в одиничний стан. Під час вступу третього тактового імпульсу тригер 9 переходіть в одиничний стан, одиничний стан тригера 10 і зміст лічильника 1 залишатися незмінним. Під час вступу четвертого тактового імпульсу тригери 9, 10 переходять у нульовий стан, зміст лічильника 1 залишатися незмінним (рівним В). У результаті цього 7 переходу дозволяється режим лічби лічильника 1 і забороняється перехід тригерів 9, 10. Під час вступу подальших тактових імпульсів, зміст лічильника 1 зменшуватиметься на одиницю, а нульовий стан тригерів 9, 10 залишатися незмінним до тих пор, поки зміст лічильника 1 не стане рівним 0, що приведе до дозволу режиму завантаження лічильника 1 і режиму переходу тригерів 9, 10, тобто формувач повернеться у початковий стан. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на його виході F (на виході елемента АБО 11) генерується періодична послідовність імпульсів фіксованої тривалості, рівної ЗТ, з перенастроюваною паузою, рівною (В+1)Т і періодом, рівним (В+4)Т. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до Імпульсів зовнішнього генератора і до стану лічильника 1 і тригерів 9, 10. Якщо у момент вступу тактового імпульсу тригери 9, 10 знаходитиметься у нульовому стані, то при переході D-тригера 5 у нульовий стан на входах елемента АБО 8 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 7, що призведе до переходу лічильника 1 у нульовий стан, а отже, до припинення процесу генерації. Якщо у момент вступу тригер 9, або 10 знаходитиметься у стані, відмінному від нульового, яке 62523 8 характеризується рівнем логічної одиниці на виході елемента АБО 11, з'єднаного зі входом елемента АБО 8, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 7. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента І 7, а отже, і на входах R лічильника 1 і тригерів 9, 10 також буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів (одного, двох або трьох), коли відбуватиметься перехід обох тригерів 9, 10 у нульовий стан, на виході елемента АБО 8 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 7, що приведе до блокування нульового стану лічильника 1 І тригерів 9, 10, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На Фіг.2 приведений граф переходів формувача, що складається з двох кілець (нижнє кільце граф переходів лічильника 1, верхнє кільце - граф переходів JK-тригерів 10, 9) із загальною вершиною, відповідною нульовому стану лічильника 1 і JK-тригерів 10, 9. На Фіг.3 приведеної епюри, що ілюструють роботу для варіанту налагодження В=3. На відміну від відомого пристрою наявність тільки одного лічильника і однієї шини настроювання на заданий режим дозволило спростити структуру формувача, конструкцію його вхідних пристроїв, технологію виготовлення і знизити вартість. 9 Комп’ютерна верстка Н. Лисенко 62523 Підписне 10 Тираж 23 прим. Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601