Формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює трьом

Реферат: Формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює трьом, містить реверсивний двійковий лічильник, налагоджений на режим віднімання, два JK-тригери, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 00-11-10-00 (0-3-2-0), кількість яких визначає задану шпаруватість, яка дорівнює трьом; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з′єднаного резистора і конденсатора; три елементи І, два елементи АБО, інвертор, елемент АБО-НІ. Входи паралельного завантаження лічильника, утворюють входи програмування формувача на задану тривалість вихідних імпульсів. UA 111317 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ ІМПУЛЬСІВ З ПРОГРАМОВАНОЮ ТРИВАЛІСТЮ І ФІКСОВАНОЮ ШПАРУВАТІСТЮ, ЯКА ДОРІВНЮЄ ТРЬОМ UA 111317 U UA 111317 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності імпульсів з програмованою тривалістю фіксованою шпаруватістю, яка дорівнює трьом. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. Авторське свідоцтво СРСР №354544. - Бюлетень винаходів. №30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Відомі формувачі періодичної послідовності імпульсів з програмованою тривалістю фіксованою шпаруватістю (патенти України на корисну модель 62517, 62519, 62520, 62517, 62522, 62525). Недоліком цих пристроїв є складність структури, технології їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників, а також двійкового суматора. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює трьом (патент України на корисну модель 61886), що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому, вихід переповнювання першого лічильника, з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки Dтригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника, утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. Недолік відомого пристрою складність структури, технології його виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників, а також двійкового суматора. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює трьом, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює трьом, що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому, вихід переповнювання першого лічильника, з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента 1 з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи 1 UA 111317 U 5 10 15 20 25 30 паралельного завантаження лічильника, утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, відповідно до корисної моделі введено: третій елемент І; елемент АБО-НІ; перший і другий JK-тригери зі входами асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 00-11-10-00 (0-3 -20); перший JK-тригер має один вхід Κ і два входи J, об′єднаних по І, другий тригер має один вхід J і два входи Κ, об'єднаних по І, при цьому, інверсний вихід першого JK-тригера з'єднано з одним зі входів Κ другого JK-тригера; інверсний вихід другого JK-тригера з'єднано з одним зі входів J першого JΚ-тригера і з одним зі входів третього елемента І, вихід якого з'єднано з другим входом першого елемента АБО; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано з першим входом елемента АБО-НІ і входом дозволу режиму синхронного паралельного завантаження першого лічильника; вихід переповнення першого лічильника з'єднано з другим входом третього елемента 1; вихід інвертора з'єднано з другим входом елемента АБО-НІ; вихід якого з'єднано зі входом Κ і другим входом J першого JK-тригера, входом J другим входом Κ другого JK-тригера; тактові входи JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK-тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживчої потужності і зниження вартості. На фіг. 1 приведена принципова схема формувача. Формувач містить: перший реверсивний двійковий лічильник (1), який має вхід подачі імпульсів синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L i входи подачі даних D0-D3, вхід дозволу режиму рахування Р0, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р 4; другий лічильник, з послідовністю переходів 00-11-10-00(0-3-2-0), виконаний на двох JKтригерах (2,3) зі входами асинхронної установки у нульовий стан R; синхронний D-тригер (4) зі входом асинхронної установки у нульовий стан R; перший (5), другий (6) і третій (7) двовходові елементи І; перший (8) і другий (9) елементи АБО; елемент АБО-НІ (10); інвертор (11); ланцюжок, що складається з послідовно з'єднаних резистора (12) і конденсатора (13). Перший JK-тригер має один вхід Κ і два входи J, об'єднаних по І. Другий JK-тригер має один вхід J і два  35 40 45 50 55  входи Κ, об'єднаних по І. Інверсний вихід Q тригера 2 з'єднано з одним зі входів Κ тригера 3. Інверсний вихід Q тригера 3 з'єднано з одним зі входів J тригера 2 і з першим входом елемента 7. Вихід переповнювання Р4 лічильника 1 з'єднано зі входом інвертора 11 і другим входом елемента 7. Вихід елемента 7, який утворює вихід (F) формувача, з'єднаний зі входом елемента 8, вихід якого з'єднано зі входом елемента 6. Виходи другого (Q1) третього (Q2) і четвертого (Q3) розрядів лічильника 1 з'єднано зі входами елемента 9, вихід якого з'єднано з першим входом елемента 10 і входом L лічильника 1. Загальна точка послідовно сполучених резистора 12 і конденсатора 13 з'єднана з інформаційним входом тригера 4, з одним входом елемента 5 і з другим входом елемента 6, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильника 1 і JKтригерів 2,3. Другий вхід елемента 8 утворює вхід зупинки (Stop) формування вихідних імпульсів. Вихід елемента 8 з'єднано зі входом асинхронної установки тригера 7 у нульовий стан. Другий вхід елемента 5 утворює вхід зупинки (Stop) формування вихідних імпульсів. Вихід елемента 5 з'єднано зі входом асинхронної установки тригера 4 у нульовий стан. Входи D3D2D1D0 паралельного завантаження лічильника 1 утворюють входи b3b2b, b0 налагодження формувача на задану тривалість імпульсів на виході формувача. Тактові входи С лічильника 1 і JK-тригерів сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів С з виходу зовнішнього генератора. Тактовий вхід С тригера 4 утворює вхід запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 12 і конденсатора 13, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 5 та 6, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан лічильника 1 і тригерів 2,3,4. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення 2 UA 111317 U 5 10 15 20 25 30 35 40 45 50 55 60 тригери і лічильник 1 переходять у нульовий стан, формуючи рівень логічного нуля на прямих виходах і на виході переповнювання Р4 лічильника 1, на прямих виходах JΚ-тригерів, на виході елемента 9, на вході дозволу синхронного завантаження лічильника 1, одиничне значення на виході інвертора, нульове значення на виході елемента 10 і на виході елемента 7 (на виході формувача), що веде до формування рівня логічного нуля на виході елемента 8, який з'єднаний зі входом елемента 6, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 13, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника 1 і JK-тригерів. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на вході елемента 6 (а отже і на його виході) зберігатиметься рівень нуля, нульовий стан лічильника і JK-тригерів і нульове значення на виході формувача залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на вхід С тригера 4 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 10, а отже на вході та виході елемента 9, що забезпечує рівень логічної одиниці на входах R лічильника і JКтригерів, знімаючи блокування, у результаті чого лічильник 1 переходить у режим готовності до прийому інформації зі входів D0-D3. I тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3-D0, що веде до формування одиничного значення на виході переповнення лічильника 1, на виході елемента 9, що веде до заборони режиму завантаження і дозволу режиму лічби (віднімання) лічильника 1. Оскільки нульове значення на виході елемента 10 залишилось незмінним, то нульовий стан JK-тригерів також не змінився, тобто не змінилося одиничне значення на інверсних виходах JK-тригерів. У результаті цього переходу починається формування одиничного значення на виході елемента 7, тобто на виході формувача. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 зменшуватиметься, а нульовий стан JK-тригерів залишиться незмінним, тобто залишиться незмінним одиничне значення на інверсних виходах JK-тригерів і на виході формувача до тих пор, поки зміст лічильника 1 не стане рівним 0001. У результаті цього переходу на виході елемента 9 і на вході L лічильника 1 формується рівень логічного нуля, а на виході елемента 10 формується рівень логічної одиниці, що веде до переходу лічильника 1 в режим завантаження, а лічильника 2 (JKтригерів) - в режим переходу у наступний стан, і тоді під час вступу наступного тактового імпульсу по його фронту знову відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, яки подаються на відповідні входи D3-D0, а перший і другий JKтригери переходять в одиничний стан, що веде формування одиничного значення на виході елемента 9 (на вході L лічильника 1) і нульового значення на виході елемента 7, тобто на вході формувача, що знову веде до заборони режиму завантаження, дозволу режиму лічби (віднімання) лічильника 1 і забороні переходу JК-тригерів. Під час вступу подальших тактових імпульсів процеси аналогічні (проілюстровано на графах переходів - фіг. 2 і на часових діаграмах - фіг. 3). Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході формувача генерується періодична послідовність імпульсів з програмованою тривалістю, яка визначається значенням управляючого слова В-tи=ВТ і фіксованою шпаруватістю, яка дорівнює трьом. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 4, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний відносно до імпульсів зовнішнього генератора і до стану лічильників. Якщо у момент вступу тактового імпульсу другий JK-тригер знаходитиметься у одиничному стані, то при переході тригера 4 у нульовий стан на входах елемента 8 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 6 (на входах асинхронної установки у нульовий стан лічильника 1 і JK-тригерів), що призведе до припинення процесу генерації. Якщо у момент вступу другий JК-тригер знаходитиметься у нульовому стані, яке характеризується рівнем логічної одиниці на його інверсному виході і на виході формувача з'єднаного зі входом елемента 8, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 6. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 13, який зарядився при включенні 3 UA 111317 U 5 10 15 джерела живлення, то на виході елемента 6, а отже, і на входах R лічильника і JК-тригерів буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід другого JК-тригера у нульовий стан, на виході елемента 8 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента 6, що приведе до блокування нульового стану лічильника і JK-тригерів, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце - граф переходів лічильника 1, нижнє - граф переходів другого лічильника) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 епюри, що ілюструють роботу для варіанта налагодження В=3, визначаючого часові параметри вихідної періодичної послідовності імпульсів - тривалість імпульсів дорівнює ЗТ, тривалість паузи між імпульсами дорівнює 6Т, сквапність імпульсів дорівнює трьом. На відміну від відомого пристрою заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживчої потужності і зниження вартості. 20 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 Формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює трьом, містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому вихід переповнювання першого лічильника з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильників у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід Dтригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника, утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, який відрізняється тим, що введено: третій елемент І; елемент АБО-НІ; перший і другий JK-тригери зі входами асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 00-11-10-00 (0-3-2-0); перший JK-тригер має один вхід Κ і два входи J, об′єднаних по І, другий тригер має один вхід J і два входи Κ, об'єднаних по І, при цьому інверсний вихід першого JK-тригера з'єднано з одним зі входів Κ другого Ж-тригера; інверсний вихід другого JK-тригера з'єднано з одним зі входів J першого JK-тригера і з одним зі входів третього елемента І, вихід якого з'єднано з другим входом першого елемента АБО; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано з першим входом елемента АБО-НІ і входом дозволу режиму синхронного паралельного завантаження першого лічильника; вихід переповнення першого лічильника з'єднано з другим входом третього елемента І; вихід інвертора з'єднано з другим входом елемента АБО-НІ; вихід якого з'єднано зі входом Κ і другим входом J першого JK-тригера, входом J другим входом Κ другого JK-тригера; тактові входи JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK-тригерів з'єднано з виходом другого елемента І. 4 UA 111317 U Комп’ютерна верстка Л. Ціхановська Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5