Формувач періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії

Реферат: Формувач періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії, що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено: третій елемент АБО; другий інвертор; елемент І-НІ; перший і другий DL-тригери, що створюють циклічний пристрій, виконаний за схемою лічильника Джонсона (третій лічильник), який має чотири стани з послідовністю переходів 0001-11-10-00. UA 103964 U (12) UA 103964 U UA 103964 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. А.С. СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії (патент на корисну модель України № 53542 від 11.10.2010), що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі входом другого елемента АБО; значення сигналів на входах паралельного завантаження даних першого лічильника визначають тривалість імпульсів на виході формувача; входи паралельного завантаження другого лічильника утворюють входи програмування формувача на задану паузу між імпульсами; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start). Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії, що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом першого елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі входом першого елемента АБО; значення сигналів на входах паралельного завантаження 1 UA 103964 U 5 10 15 20 25 30 35 40 45 50 55 60 даних першого лічильника визначають тривалість імпульсів на виході формувача; входи паралельного завантаження другого лічильника утворюють входи програмування формувача на задану паузу між імпульсами; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start), відповідно до корисної моделі, введено: третій елемент АБО; другий інвертор; елемент І-НІ; перший і другий DL-тригери, що створюють циклічний пристрій, виконаний за схемою лічильника Джонсона (третій лічильник), який має чотири стани з послідовністю переходів 00-01-11-10-00; прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, інверсний вихід другого DL-тригера з'єднано зі входом D першого DLтригера; інверсні входи L першого і другого DL-тригерів, що утворюють вхід дозволу режиму переходу (лічби) третього лічильника, з'єднано з виходом переповнення другого лічильника; прямий вихід першого DL-тригера з'єднано зі входом другого розряду даних паралельного завантаження першого лічильника і першим входом третього елемента АБО, прямий вихід другого DL-тригера з'єднано зі входом першого розряду даних завантаження першого лічильника і другим входом третього елемента АБО; один вхід елемента І-НІ з'єднано з виходом переповнення другого лічильника і входом другого елемента АБО; другий вхід елемента І-НІ з'єднано з виходом першого інвертора; вихід елемента І-НІ з'єднано зі входом дозволу режиму лічби другого лічильника; другий вхід другого елемента АБО з'єднано з виходом другого інвертора, вхід якого з'єднано зі входом першого елемента АБО і виходом третього елемента АБО; вхід асинхронної установки у нульовий стан третього лічильника з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший 1, другий 2 реверсивні двійкові лічильники, налагоджені на режим віднімання (U=0), які мають вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; дворозрядний циклічний пристрій, виконаний за схемою лічильника Джонсона (третій лічильник), виконаний на двох (11, 12) синхронних DL-тригерах зі входами асинхронної установки у нульовий стан R, який має чотири стани з послідовністю переходів 00-01-11-10-00; перший 10, другий 4 і третій 15 елементи АБО; перший 8 і другий 9 елементи І; перший 3 і другий 14) інвертори; ланцюжок з послідовно сполучених резистора 5 і конденсатора 6, підключеного до джерела живлення +Е; синхронний D-тригер (7) зі входом асинхронної установки у нульовий стан. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 8 створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан лічильників. Прямий вихід тригера 11 з'єднано зі входом D тригера 12, інверсний вихід тригера 12 з'єднано зі входом D тригера 11. Інверсні входи L тригерів 11, 12, що утворюють вхід дозволу режиму переходу (лічби) третього лічильника, з'єднано з виходом переповнення лічильника 2. Прямий вихід тригера 11 з'єднано зі входом другого розряду (D1) даних паралельного завантаження лічильника 1. Прямий вихід тригера 12 з'єднано зі входом першого розряду (D0) даних завантаження першого лічильника. Вихід переповнювання лічильника 1, який утворює вихід F формувача, з'єднано зі входами елемента 10 і входом інвертора 3, вихід якого з'єднано зі входом Р 0 лічильника 1 і входом елемента 13. Вихід переповнювання лічильника 2 з'єднано зі входами елементів 4, 10, 13 і входом дозволу режиму лічби третього лічильника. Вихід елемента 13 з'єднано зі входом дозволу режиму лічби лічильника 2. Другий вхід елемента 4 з'єднано з виходом інвертора 14, вхід якого з'єднано з виходом елемента 13 і входом елемента 10. Перший вхід елемента 15 з'єднано з виходом (Q0) першого розряду третього лічильника. Другий вхід елемента 15 з'єднано з виходом (Q1) другого розряду третього лічильника. Значення сигналів на входах D0D1D2D3 паралельного завантаження даних лічильника 1 визначають тривалість імпульсів на виході формувача. Входи завантаження D (D0D1D2D3) 2 UA 103964 U 5 10 15 20 25 30 35 40 45 50 55 60 лічильника 2 утворюють входи d0d1d2d3 програмування формувача на задану тривалість паузи між імпульсами в серії. Тактові входи лічильників сполучені між собою, створюючи вхід С формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start). Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан відповідно D-тригера і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригер і лічильники переходять у нульовий стан, формуючи рівень логічного нуля на виході тригера, на виходах переповнення лічильників, на виходах елемента 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 9 (а отже, і на його виході) зберігатиметься рівень логічного нуля, при вступі тактових імпульсів нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу готовності (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан, формуючи рівень логічної одиниці на його виході і рівень логічної одиниці на виході елемента 10, а отже, на вході і виході елемента І 9, що забезпечує рівень логічної одиниці на входах R лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу елемента 12 формує одиничне значення на виході інвертора 14, що забезпечує режим збереження лічильників 1, 2, нульове значення сигналу з виходу переповнення лічильника 2 забезпечує режим лічби третього лічильника. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід третього лічильника у стан 0001, формуючи одиничне значення на виході елемента 15, нульове значення на виході інвертора 14 і на виході елемента 4, готує лічильник 1 до прийому інформації з виходів Q1Q0 третього лічильника, лічильник 2 - зі входів d3d2d1d0, режим лічби третього лічильника залишиться незмінним. Під час вступу другого тактового імпульсу лічильник 1 переходить у стан 0010, лічильник 2 переходить у стан d3d2d1d0, третій лічильник - у стан 0011. У результаті цих змін лічильники 2, 11 переходять у режим збереження, а лічильник 1 - у режим лічби. Під час вступу наступного тактового імпульсу лічильник 1 переходить у стан 0001, стан лічильника 2 (рівний d3d2d1d0) і третього лічильника (рівний 0011) залишиться незмінним. Під час вступу наступного тактового імпульсу лічильник 1 переходить у нульовий стан, стан лічильника 2 і третього лічильника залишиться незмінним. У результаті переходу лічильника 1 у нульовий стан формується нульове значення на вході Р0 лічильника 2, що забезпечує йому режим лічби. І тоді під час вступу наступного тактового імпульсу лічильник 2 переходить у стан d3d2d1d0-1, стан першого і третього лічильників залишиться незмінним. Під час вступу подальших тактових імпульсів зміст лічильника 2 зменшується, а стан першого і третього стан лічильників залишиться незмінним до тих пір, поки зміст лічильника 2 не стане рівним 0, що забезпечує рівень логічного 0 на виході елемента 4, у результаті чого перший і другий лічильники переходять у режим завантаження, третій лічильник переходить у режим лічби. І тоді під час вступу наступного тактового імпульсу лічильник 1 переходить у стан 0011, лічильник 2 знову переходить у стан d3d2d1d0, третій лічильник - у стан 0002. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пір, поки при черговому переході лічильник 1 переходить у стан b3b2b1b0, лічильник 2 переходить у стан d3d2d1d0, третій лічильник - у нульовий стан. Під час вступу подальших тактових імпульсів зміст лічильника 1 зменшується, а стан другого і третього лічильників залишається незмінним до тих пір, поки зміст лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення, у результаті чого лічильник 1 переходять у режим збереження, а лічильник 2 у режим лічби. Під час вступу подальших тактових імпульсів зміст лічильника 2 зменшується, а нульовий стан першого і третього лічильників залишається незмінним до тих пір, поки зміст лічильника 2 не стане рівним 0. Нульове значення сигналу з виходу елемента 15 формує одиничне значення на виході інвертора 14, що забезпечує режим збереження лічильників 1, 2, нульове значення сигналу з виходу переповнення лічильника 2 забезпечує режим лічби третього лічильника, тобто пристрій переходить у вихідний стан, який був перед вступом 3 UA 103964 U 5 10 15 20 25 30 35 40 першого тактового імпульсу після запуску. На цьому формування першої серії закінчується. Під час вступу подальших тактових імпульсів процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного з включенням джерела живлення після подачі імпульсу запуску (Start) при вступу на вхід С формувача періодичної послідовності тактових імпульсів з періодом Τ на виході формувача генерується періодична послідовність кодових серій, кожна з яких містить три імпульси, тривалість першого з яких дорівнює 2Т, другого - 3Т, третього - Т. Тривалість паузи між імпульсами в серії і між серіями визначається значенням D. Тривалість паузи між імпульсами в серії дорівнює (D+1)T, тривалість паузи між серіями дорівнює (D+2)T. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильника. Якщо у момент вступу тактового імпульсу лічильники знаходитимуться у нульовому стані, то при переході D-тригера 7 у нульовий стан на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень нуля на вході та виході елемента І 9, що призведе до блокування нульового стану тригерів і лічильника, а отже, до припинення процесу генерації. Якщо у момент вступу тактового імпульсу лиш би один з лічильників знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на їх виходах переповнення, або на виході елемента АБО 12, з'єднаних зі входом елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначений напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників буде рівень логічної одиниці. Звідси витікає, що після вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню імпульсів в серії. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід лічильників у нульовий стан, на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану лічильника і тригерів, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (перше кільце - граф переходів лічильника 1, друге кільце - граф переходів третього лічильника, третє кільце - граф переходів лічильника 2) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - часові діаграми, що ілюструють роботу для варіанту програмування D=2. На відміну від відомого пристрою формування періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії розширює функціональні можливості і область використання формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 45 50 55 60 Формувач періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії, що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом першого елемента АБО і входом інвертора, вихід якого з'єднано зі входом 4 UA 103964 U 5 10 15 20 25 дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі входом першого елемента АБО; значення сигналів на входах паралельного завантаження даних першого лічильника визначають тривалість імпульсів на виході формувача; входи паралельного завантаження другого лічильника утворюють входи програмування формувача на задану паузу між імпульсами; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start), який відрізняється тим, що введено: третій елемент АБО; другий інвертор; елемент І-НІ; перший і другий DL-тригери, що створюють циклічний пристрій, виконаний за схемою лічильника Джонсона (третій лічильник), який має чотири стани з послідовністю переходів 00-01-11-10-00; прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, інверсний вихід другого DL-тригера з'єднано зі входом D першого DLтригера; інверсні входи L першого і другого DL-тригерів, що утворюють вхід дозволу режиму переходу (лічби) третього лічильника, з'єднано з виходом переповнення другого лічильника; прямий вихід першого DL-тригера з'єднано зі входом другого розряду даних паралельного завантаження першого лічильника і першим входом третього елемента АБО, прямий вихід другого DL-тригера з'єднано зі входом першого розряду даних завантаження першого лічильника і другим входом третього елемента АБО; один вхід елемента І-НІ з'єднано з виходом переповнення другого лічильника і входом другого елемента АБО; другий вхід елемента І-НІ з'єднано з виходом першого інвертора; вихід елемента І-НІ з'єднано зі входом дозволу режиму лічби другого лічильника; другий вхід другого елемента АБО з'єднано з виходом другого інвертора, вхід якого з'єднано зі входом першого елемента АБО і виходом третього елемента АБО; вхід асинхронної установки у нульовий стан третього лічильника з'єднано з виходом другого елемента І. 5 UA 103964 U Комп’ютерна верстка Л. Литвиненко Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6