Формувач періодичної послідовності симетричних триімпульсних кодових серій з програмованою тривалістю імпульсів

Реферат: Формувач періодичної послідовності симетричних триімпульсних кодових серій з програмованою тривалістю імпульсів містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено: JK-тригер зі входом асинхронної установки у нульовий стан, порівнювальний пристрій зі входом керування; другий інвертор; третій, четвертий і п'ятий елементи АБО. UA 104183 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ СИМЕТРИЧНИХ ТРИІМПУЛЬСНИХ КОДОВИХ СЕРІЙ З ПРОГРАМОВАНОЮ ТРИВАЛІСТЮ ІМПУЛЬСІВ UA 104183 U UA 104183 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності симетричних триімпульсних кодових серій з програмованою тривалістю імпульсів. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності симетричних триімпульсних кодових серій з програмованою тривалістю імпульсів (патент на корисну модель України № 53542 від 11.10.2010), що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входами першого і другого елементів АБО і входом інвертора вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано з другими входами першого і другого елементів АБО; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start). Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності симетричних триімпульсних кодових серій з програмованою тривалістю імпульсів шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності симетричних триімпульсних кодових серій з програмованою тривалістю імпульсів, що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід переповнювання першого лічильника з'єднано зі входами першого і другого елементів АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано з другими входами першого і другого елементів АБО; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start), відповідно до корисної моделі, введено: JK-тригер зі входом асинхронної установки у нульовий стан, порівнювальний пристрій 1 UA 104183 U 5 10 15 20 25 30 35 40 45 50 55 60 зі входом керування; другий інвертор; третій, четвертий і п'ятий елементи АБО, при цьому вихід переповнювання першого лічильника з'єднано з першими входами третього, четвертого і п'ятого елементів АБО; вихід переповнювання другого лічильника з'єднано зі входом другого інвертора, вихід якого з'єднано зі входом третього елемента АБО, вихід якого у свою чергу з'єднано зі входом дозволу режиму лічби другого лічильника; вихід другого елемента АБО з'єднано з інверсними входами J і К JK-тригера, вихід якого з'єднано з другим входом четвертого елемента АБО, вихід якого у свою чергу з'єднано зі входом дозволу режиму завантаження другого лічильника; входи паралельного завантаження другого лічильника з'єднано з групою входів В порівнювального пристрою, що утворюють вхід програмування формувача на задану тривалість центрального імпульсу у серії; виходи другого лічильника з'єднано з групою входів А порівнювального пристрою; вихід "А менше за В" порівнювального пристрою з'єднано з другим входом п'ятого елемента АБО, вихід якого утворює вихід формувача; вхід асинхронної установки у нульовий стан JK-тригера з'єднано з виходом другого елемента І; тактовий вхід JKтригера лічильника з'єднано зі входом формувача; входи паралельного завантаження першого лічильника утворюють входу програмування формувача на задану тривалість першого і третього імпульсів у серії. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший 1, другий 2 реверсивні двійкові лічильники, налагоджені на режим віднімання U=0, що мають вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; порівнювальний пристрій зі входом керування 11; JK-тригер зі входом асинхронної установки у нульовий стан 12; перший 10, другий 4, третій 14, четвертий 15 і п'ятий 16 елементи АБО; перший 3 і другий 13 інвертори; синхронний D-тригер 7 зі входом асинхронної установки у нульовий стан; ланцюжок з послідовно сполучених резистора 5 і конденсатора 6, підключеного до джерела живлення +Е; перший 8 і другий 9 елементи І. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 8 створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан лічильників 1, 2 і JK-тригера 12. Вихід переповнювання лічильника 1 з'єднано зі входами елементів 3, 4, 10, 14, 15 і 16. Вихід переповнювання лічильника 2 з'єднано зі входами елементів 4, 13 і входом керування порівнювальний пристрою 11. Вихід інвертора 3 з'єднано зі входом дозволу режиму лічби лічильника 1. Вихід елемента 4 з'єднано зі входом дозволу режиму завантаження лічильника 1 і входами J і K тригера 12. Вихід інвертора 13 з'єднано з другим входом елемента 14, вихід якого з'єднано зі входом дозволу режиму лічби лічильника 2. Вихід тригера 12 з'єднано зі входом елемента 10 і другим входом елемента 14, вихід якого з'єднано зі входом дозволу режиму завантаження лічильника 2. Входи паралельного завантаження D0D1D2D3 лічильника 2 з'єднано з групою входів В0B1В2B3 порівнювального пристрою, що утворюють входи d0d1d2d3 програмування формувача на задану тривалість центрального імпульсу у серії. Виходи Q0Q1Q2Q3 лічильника 2 з'єднано з групою входів A0A1A2A3 порівнювального пристрою. Вихід "А менше за В" порівнювального пристрою з'єднано з другим входом елемента АБО 16, вихід якого утворює вихід формувача F. Входи паралельного завантаження D0D1D2D3 лічильника 1 утворюють входи b0b1b2b3 програмування формувача на задану тривалість першого і третього імпульсів у серії. Тактові входи лічильників і JK-тригера сполучені між собою, створюючи вхід С формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start). Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан відповідно тригерів і лічильників. 2 UA 104183 U 5 10 15 20 25 30 35 40 45 50 55 60 Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригери і лічильники переходять у нульовий стан, формуючи рівень логічного нуля на виходах тригерів, на виходах переповнення лічильників, на виході елемента 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан лічильників і JK-тригера. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 9 (а отже, і на його виході) зберігатиметься рівень логічного нуля, при вступу тактових імпульсів нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу готовності (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан, формуючи рівень логічної одиниці на його виході і рівень логічної одиниці на виході елемента 10, а отже на вході і виході елемента І 9, що забезпечує рівень логічної одиниці на входах R лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходів переповнення лічильників і JK-тригера формує нульового значення на виходах елементів 4, 15, що забезпечує режим завантаження лічильників і режим лічби JK-тригера. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід лічильника 1 у стан b0b1b2b3, лічильника 2 у стан d0d1d2d3, JK-тригера в одиничний стан, формуючи одиничне значення на виходах переповнення лічильників і JK-тригера. У результаті цих змін на виходах елементів 4, 14, 15, 16 формується рівень логічної одиниці, а на виході елемента 4 - рівень логічного нуля, що веде до переходу лічильника 2 і JK-тригера у режим збереження, а лічильника 1 - у режим лічби. Під час вступу подальших тактових імпульсів зміст лічильника 1 буде зменшуватися, стан лічильника 2 (рівний d3d2d1d0) і JK-тригера залишиться незмінним. При переході лічильника 1 у нульовий стан на виході переповнення лічильника 1, на виході формувача і на вході Р0 лічильника 2 формується нульове значення, що забезпечує йому режим лічби. На цьому закінчується формування першого імпульсу у першій серії, тривалість якого дорівнює ВТ, і формується пауза між першим і наступним імпульсом. Під час вступу наступного тактового імпульсу лічильник 2 переходить у стан d3d2d1d0 - 1, що веде до формування одиничного значення на виході порівнювального пристрою і на виході формувача, стан лічильника 1 і JK-тригера залишиться незмінним. Під час вступу подальших тактових імпульсів зміст лічильника 2 зменшується, а стан лічильників 1 і JK-тригера залишиться незмінним до тих пір, поки зміст лічильника 2 не стане рівним 0, що забезпечує рівень 0 на виході елемента 4 і на виході формувача, тобто паузи між другим і третім імпульсами, у результаті чого лічильник 1 переходить у режим завантаження, JK-тригер у режим лічби, лічильник 2 у режим збереження. Під час вступу наступного тактового імпульсу відбувається перехід лічильника 1 у стан b0b1b2b3, формуючи одиничне значення на виході переповнення і на виході формувача, JK-тригер переходить у нульовий стан, нульовий стан лічильника 2 залишиться незмінним. Під час вступу подальших тактових імпульсів зміст лічильника 1 буде зменшуватися, нульовий стан лічильника 2 і JK-тригера залишиться незмінним. При переході лічильника 1 у нульовий стан на виході переповнення лічильника 1, і на виході формувача формується рівень логічного нуля. Формувач повертається у вихідний стан. Під час вступу подальших тактових імпульсів процеси повторюються, тобто формується друга, третя і інші серії (фіг. 3). Таким чином, після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, після подачі імпульсу запуску (Start) при вступу на вхід С формувача періодичної послідовності тактових імпульсів з періодом Т на виході формувача генерується періодична послідовність кодових серій, кожна з яких містить три імпульси, тривалість першого і третього з яких дорівнює ВТ, другого - (D-1)Т. Тривалість паузи між імпульсами в серії і між серіями визначається значенням D. Тривалість паузи між імпульсами в серії і між серіями дорівнює Т. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильника. Якщо у момент вступу тактового імпульсу лічильники і JK-тригер знаходитимуться у нульовому стані, то при переході D-тригера 7 у нульовий стан на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень нуля на вході та виході елемента І 9, що призведе до блокування нульового стану тригерів і лічильника, а отже, до припинення процесу генерації. 3 UA 104183 U 5 10 15 20 Якщо у момент вступу тактового імпульсу хоч би один з лічильників або JK-тригер знаходитиметься у стані, відмінному від нульового, характеризується рівнем логічної одиниці на їх виходах, з'єднаних зі входом елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначений напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників буде сформований рівень логічної одиниці. Звідси витікає, що після вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню імпульсів в серії. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід лічильників і JK-тригера у нульовий стан, на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану лічильника і тригерів, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (перше кільце - граф переходів порівнювального пристрою, друге кільце - граф переходів JK - тригера, третє кільце - граф переходів лічильника 2, нижнє кільце граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану лічильників і JK-тригера, а на фіг. 3 - часові діаграми, що ілюструють роботу для варіанту програмування В=4, D=3. На відміну від відомого пристрою формування періодичної послідовності симетричних триімпульсних кодових серій з програмованою тривалістю імпульсів у серії розширює функціональної можливості і область використання формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 60 Формувач періодичної послідовності симетричних триімпульсних кодових серій з програмованою тривалістю імпульсів, що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід переповнювання першого лічильника з'єднано зі входами першого і другого елементів АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано з другими входами першого і другого елементів АБО; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start), який відрізняється тим, що введено: JK-тригер зі входом асинхронної установки у нульовий стан, порівнювальний пристрій зі входом керування; другий інвертор; третій, четвертий і п'ятий елементи АБО, при цьому вихід переповнювання першого лічильника з'єднано з першими входами третього, четвертого і п'ятого елементів АБО; вихід переповнювання другого лічильника з'єднано зі входом другого інвертора, вихід якого з'єднано зі входом третього елемента АБО, вихід якого у свою чергу з'єднано зі входом дозволу режиму лічби другого лічильника; вихід другого елемента АБО з'єднано з інверсними входами J і K JK-тригера, вихід якого з'єднано з другим входом четвертого елемента АБО, вихід якого у свою чергу з'єднано зі входом дозволу режиму завантаження другого лічильника; входи паралельного завантаження другого лічильника з'єднано з групою входів В порівнювального пристрою, що утворюють входи програмування формувача на задану тривалість центрального імпульсу у серії; виходи другого лічильника з'єднано з групою входів А порівнювального пристрою; вихід "А менше за В" порівнювального пристрою з'єднано з другим входом п'ятого елемента АБО, вихід якого утворює вихід формувача; вхід асинхронної 4 UA 104183 U установки у нульовий стан JK-тригера з'єднано з виходом другого елемента І; тактовий вхід JKтригера лічильника з'єднано зі входом формувача; входи паралельного завантаження першого лічильника утворюють входи програмування формувача на задану тривалість першого і третього імпульсів у серії. 5 UA 104183 U Комп’ютерна верстка Д. Шеверун Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6