Формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами

Реферат: Формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок. Введено: перший і другий JK-тригери зі входами асинхронної установки у нульовий стан, перший тригер має один інверсний вхід K і два входи J, один з яких прямий, другий інверсний, другий тригер має один інверсний вхід J і два входи K, один з яких прямий, другий - інверсний. UA 98692 U (12) UA 98692 U UA 98692 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід [Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. АС СРСР №354544. - Бюлетень винаходів. №30, 1972]. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами [патент на корисну модель України № 53542 від 11.10.2010], який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання лічильника з'єднано зі входом інвертора; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається зпослідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання лічильника з'єднано зі входом інвертора; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування, відповідно до корисної моделі введено: перший і другий JK-тригери зі входами асинхронної установки у нульовий стан, перший тригер має один інверсний вхід K і два входи J, один з яких прямий, другий інверсний, другий тригер має один інверсний вхід J і два входи K, один з яких прямий, другий - інверсний, при цьому інверсний вихід першого JK-тригера з'єднано з прямим входом K другого JK-тригера, а інверсний вихід другого JK-тригера з'єднано з прямим входом J першого JK-тригера; 1 UA 98692 U 5 10 15 20 25 30 35 40 45 50 55 60 синхронні перший і другий DL-тригери зі входами асинхронної установки у нульовий стан; другий інвертор; третій елемент АБО; третій і четвертий елементи І; елемент І-НІ, при цьому вихід першого інвертора з'єднано з першим входом четвертого елемента І; прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, а інверсний вихід другого DLтригера з'єднано зі входом D першого DL-тригера; прямі виходи DL-тригерів з'єднано зі входами третього елемента АБО, вихід якого з'єднано зі входом другого елемента АБО і входом другого інвертора, вихід якого з'єднано зі входом третього елемента І і входом елемента І-НІ; вихід переповнювання лічильника з'єднано з інверсними входами J і К JK-тригерів, другим входом елемента І-НІ, вихід якого з'єднано зі входом дозволу режиму лічби двійкового лічильника; прямий вихід другого JK-тригера з'єднано зі входом дозволу режиму завантаження двійкового лічильника, другим входом першого елемента АБО, другими входами третього і четвертого елементів І; вихід третього елемента І з'єднано з інверсними входом L першого і другого DLтригерів; вихід четвертого елемента І з'єднано з другим входом другого елемента АБО, вихід якого утворює вихід формувача; тактові входи DL- і JK- тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL- і JK- тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: реверсивний двійковий лічильник 18, налагоджений на режим віднімання U=0, вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; перший 1 і другий 2 JK-тригери; перший 3 і другий 4 синхронні DL -тригери і D-тригер 7 зі входами R асинхронної установки у нульовий стан; перший 15 і другий 17 інвертори; перший 10, другий 14 і третій 16 елементи АБО; перший 8, другий 9, третій 12 і четвертий 13 елементи І; елемент І-НІ 11; ланцюжок з послідовно сполучених резистора 5 і конденсатора 6, підключеного до джерела живлення +Е. Перший і другий JK- тригери утворюють перший циклічний пристрій з послідовністю переходів 00-11-10-00. Тригер 1 має один інверсний вхід K і два входи J, один з яких прямий, другий інверсний, тригер 2 має один інверсний вхід J і два входи K, один з яких прямий, другий інверсний, при цьому інверсний вихід JK-тригера 1 з'єднано з прямим входом K JK-тригера 2, а інверсний вихід JK -тригера 2 з'єднано з прямим входом J JK-тригера 1. Перший і другий DL-тригери утворюють другий циклічний пристрій (лічильник Джонсона) з послідовністю переходів 00-01-11-10-00. Прямий вихід DL-тригера 3 з'єднано зі входом D DLтригера 4, а інверсний вихід DL-тригера 4 з'єднано зі входом D DL-тригера 3. Прямі виходи DLтригерів з'єднано зі входами елемента АБО 16, вихід якого з'єднано зі входом елемента АБО 14 і входом інвертора 17, вихід якого з'єднано зі входом елемента І 12 і входом елемента І-НІ 11. Спільна точка послідовно сполучених резистора 5 і конденсатора 6 поєднана з інформаційним входом D-тригера 7 і входами елементів І 8, 9. Вихід елемента І 8 з'єднано зі входом асинхронної установки D-тригера7 у нульовий стан. Другий вхід елемента І 8 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів. Другий вхід елемента І 9 з'єднано з виходом АБО 10, один зі входів якого з'єднано з виходом D-тригера 7. Вихід переповнювання лічильника з'єднано зі входом інвертора 15. Входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача. Вихід елемента І 9 з'єднано зі входами асинхронної установки лічильника і тригерів 2, 3, 4 у нульовий стан. Тактові входи лічильника і тригерів 2, 3, 4 утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача. Другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування. Вихід інвертора 15 з'єднано з першим входом елемента І 13. Вихід переповнювання лічильника з'єднано з інверсними входами J і K JK-тригера 2, другим входом елемента І-НІ 11, вихід якого з'єднано зі входом дозволу режиму лічби лічильника. Вихід JK-тригера 2 з'єднано зі входом дозволу режиму завантаження лічильника, другим входом елемента АБО 10, другими входами елементів І 12, 13. Вихід елемента І 12 з'єднано з інверсними входами L DL-тригерів 3, 4. Вихід елемента І 13 з'єднано з другим входом елемента АБО 14, вихід якого утворює вихід формувача. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний 2 UA 98692 U 5 10 15 20 25 30 35 40 45 50 55 60 результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резисторі 5 і конденсатора 6, підключеного до шини живильної напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан тригерів і лічильника. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригери і лічильник 1 переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів і на виході переповнювання Р4 лічильника, що веде до формування рівня 0 на виході елемента 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан тригерів і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 9 (а отже, і на його виході) зберігатиметься рівень логічного нуля, нульовий стан тригерів і лічильника залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента 10, а отже, на вході і виході елемента 9, що забезпечує рівень логічної одиниці на входах R тригерів і лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу JK-тригера 2, яке надходить на вхід L лічильника 18, готує його до переходу у стан d3d2d1d0, і на вхід елемента 12 далі на входи L лічильника Джонсона (тригери 3, 4) готує його до переходу в одиничній (01) стан. Нульове значення сигналу з виходу переповнення лічильника надходить на входи J і K тригерів 1, 2 готує їх до переходу в одиничній (11) стан. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід лічильника Джонсона у стан 01 (1), першого циклічного пристрою у стан 11 (3) і паралельне завантаження лічильника 18 значеннямисигналів, що подаються на відповідні входи D0-D3, тобто лічильник переходить у стан d3d2d1d0, що веде до формування одиничного значення на виході переповнення, виході елемента 16, на прямих виходах JK-тригерів. У результаті JK-тригери і лічильник 1 переходять у режим зберігання. Режим лічби лічильника Джонсона залишиться незмінним. І тоді під час вступу першого чергового тактового імпульсу відбувається перехід лічильника Джонсона у стан 11 (3). Під час вступу другого наступного тактового імпульсу лічильник Джонсона переходить у стан 10 (2). Під час вступу третього наступного тактового імпульсу лічильник Джонсона переходить у стан 00 (0), що веде до переходу лічильника 18 у режим лічби (віднімання), a JK-тригерів і лічильника Джонсона у режим зберігання. Під час вступу наступного і подальших тактових імпульсів зміст лічильника буде зменшуватися, а стан JK-тригерів і лічильника Джонсона залишатися незмінним до тих пір, поки зміст лічильника 18 не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення, у результаті чого лічильник 18 переходить у режим зберігання, а перший циклічний пристрій у режим переходу і тоді під час вступу чергового тактового імпульсу відбувається його перехід у стан 10 (2). Під час вступу наступного тактового імпульсу перший циклічний пристрій переходить у нульовий стан. Нульовий стан лічильника 18 і лічильника Джонсона залишаються незмінним, тобто формувач повертається в вихідний стан. Надалі під час вступу наступних тактових імпульсів процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на виході елемента 14 генерується періодична послідовність серій імпульсів, що містять два імпульси. Тривалість першого імпульсу дорівнює ЗТ. Тривалість другого імпульсу дорівнює 2Т. Тривалість паузи між імпульсами в серії дорівнює DT, тривалість паузи між серіями імпульсів дорівнює Τ Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки Stop, що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан Q=0. Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильника. Якщо у момент вступу тактового імпульсу JK-тригер 2 знаходитиметься у нульовому стані, то при переході D-тригера 7 у нульовий стан на входах елемента АБО 10 і його виході буде 3 UA 98692 U 5 10 15 20 25 сформований рівень логічного 0, обумовлюючи рівень нуля на вході та виході елемента І 9, що призведе до блокування нульового стану тригерів і лічильника, а отже, до припинення процесу генерації. Якщо у момент вступу тактового імпульсу JK-тригер 2 знаходиться в одиничному стані, яке характеризується рівнем логічної одиниці на його виході, з'єднаного зі входом елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначений напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильника 18 і тригерів буде рівень логічної одиниці. Звідси витікає, що після вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню другого імпульсу в серії. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід JK-тригера 2 у нульовий стан, на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану лічильника і тригерів, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів першого циклічного пристрою (тригери 1,2) друге кільце - граф переходів лічильника 18, нижнє кільце - граф переходів лічильника Джонсона (тригери 3,4), із загальною вершиною, відповідною нульовому стану тригерів і лічильника, а на фіг. 3 - епюри, що ілюструють роботу для варіанту налагодження D=4, визначаючого тривалість паузи між імпульсами в серії. Тривалість першого імпульсу дорівнює ЗТ. Тривалість другого імпульсу дорівнює 2Т. Тривалість паузи між імпульсами в серії дорівнює 4Т, тривалість паузи між серіями імпульсів дорівнює Т. На відміну від відомого пристрою формування періодичної послідовності двоімпульсних кодових серій з програмованою тривалістю паузи між імпульсами в серії розширює функціональні можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 30 35 40 45 50 55 60 Формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання лічильника з'єднано зі входом інвертора; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування, який відрізняється тим, що введено: перший і другий JK-тригери зі входами асинхронної установки у нульовий стан, перший тригер має один інверсний вхід K і два входи J, один з яких прямий, другий інверсний, другий тригер має один інверсний вхід J і два входи K, один з яких прямий, другий - інверсний, при цьому інверсний вихід першого JK-тригера з'єднано з прямим входом K другого JK-тригера, а інверсний вихід другого JK-тригера з'єднано з прямим входом J першого JK-тригера; синхронні перший і другий DL-тригери зі входами асинхронної установки у нульовий стан; другий інвертор; третій елемент АБО; третій і четвертий елементи І; елемент І-НІ, при цьому вихід першого інвертора з'єднано з першим входом четвертого елемента І; прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, а інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера; прямі виходи DL-тригерів з'єднано зі входами третього елемента АБО, вихід якого з'єднано зі 4 UA 98692 U 5 10 входом другого елемента АБО і входом другого інвертора, вихід якого з'єднано зі входом третього елемента І і входом елемента І-НІ; вихід переповнювання лічильника з'єднано з інверсними входами J і K JK-тригерів, другим входом елемента І-НІ, вихід якого з'єднано зі входом дозволу режиму лічби двійкового лічильника; прямий вихід другого JK тригера з'єднано зі входом дозволу режиму завантаження двійкового лічильника, другим входом першого елемента АБО, другими входами третього і четвертого елементів І; вихід третього елемента І з'єднано з інверсним входом L першого і другого DL-тригерів; вихід четвертого елемента І з'єднано з другим входом другого елемента АБО, вихід якого утворює вихід формувача; тактові входи DL- і JK- тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL- і JK- тригерів з'єднано з виходом другого елемента І. 5 UA 98692 U Комп’ютерна верстка Г. Паяльніков Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6