Ляховецький Олександр Михайлович
Пристрій підсумовування двох чисел з плаваючою комою
Номер патенту: 41379
Опубліковано: 17.09.2001
Автори: Ляховецький Олександр Михайлович, Синегуб Микола Іванович, Паулін Олег Миколайович
МПК: G06F 7/483, G06F 7/575
Мітки: комою, чисел, двох, підсумовування, плаваючою, пристрій
Формула / Реферат:
Устройство суммирования двух чисел с плавающей запятой, содержащее первый регистр первого слагаемого A·2x, второй регистр второго слагаемого. В·2Y, блок сравнения порядков (х-y), первый и второй входы которого соединены с выходами первого и второго регистров соответственно, блок сложения мантисс (А и В), блок сдвига мантиссы и выходной блок селекции и передачи, соединенный обратной связью с первыми входами первого и второго регистров, на...
Пристрій визначення значень бітів знака результату підсумовування трьох чисел у доповняльному коді
Номер патенту: 41377
Опубліковано: 17.09.2001
Автори: Ляховецький Олександр Михайлович, Паулін Олег Миколайович, Синегуб Микола Іванович
МПК: G06F 7/575, G06F 7/507
Мітки: бітів, трьох, чисел, підсумовування, визначення, значень, коді, пристрій, доповняльному, знака, результату
Формула / Реферат:
Устройство определения значений битов знака результата суммирования трех чисел в дополнительном коде, содержащее логический элемент сложения по модулю 2, отличающееся тем, что в него дополнительно введены одноразовый полный двоичный сумматор, входы которого являются входами битов знаков операндов устройства, выход суммы которого соединен с первым входом логического элемента сложения по модулю 2, а также мультиплексор 2 ® 1, управляющий вход...
Пристрій для підсумовування трьох n-розрядних операндів
Номер патенту: 23235
Опубліковано: 19.05.1998
Автори: Синегуб Микола Іванович, Ляховецький Олександр Михайлович, Паулін Олег Миколайович
МПК: G06F 7/501, G06F 7/50
Мітки: n-розрядних, підсумовування, пристрій, операндів, трьох
Формула / Реферат:
Устройство для суммирования трех n-разрядных операндов, содержащее m k-разрядных каскадов, каждый из которых содержит блок сумм и блок переносов, причем каскады соединены последовательно двумя однобитовыми линиями переносов, а биты переносов имеют одинаковый вес, входы разрядов слагаемых устройства являются соответствующими входами разрядов слагаемых каскада, выходы блока сумм каскада соединены с соответствующими выходами каскада, которые...