Формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів в серії

Реферат: Формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів в серії містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, ланцюжок, синхронний D-тригер, перший і другий двовходові елементи І, перший і другий елементи АБО, демультиплексор. В нього введено другий, третій і четвертий реверсивні двійкові лічильники, налагоджені на режим віднімання, кожен з яких має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; другий демультиплексор зі входом керування; третій, четвертий і п'ятий двовходові елементи І; третій і четвертий двовходові елементи АБО; п'ятий тривходовий, шостий і сьомий чотиривходові елементи АБО; перший, другий, третій, четвертий і п'ятий інвертори. UA 85898 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ БАГАТОФАЗНИХ СЕРІЙ З ПРОГРАМОВАНОЮ КІЛЬКІСТЮ ФАЗ І ТРИВАЛІСТЮ ІМПУЛЬСІВ В СЕРІЇ UA 85898 U UA 85898 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів в серії з часовим перекриттям кінця кожного попереднього з началом наступного імпульсу, рівному половині періоду тактових імпульсів типу меандр, які надходять на вхід формувача з виходу зовнішнього генератора. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Патенти на корисну модель України №№ 61846, 62518,63179, 65452, 76443. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів в серії (патент на корисну модель № 65452, бюл. № 23, 2011), який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; демультиплексор; при цьому, загальна точка послідовно сполучених резистора і конденсатора, підключених до шини живлячої напруги, з'єднана з інформаційним входом D-тригера, з одним входом елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідної послідовності імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; вихід переповнювання лічильника з'єднано з другим входом першого елемента АБО і першим входом другого елемента АБО; виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника утворюють вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз). Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлена задача удосконалення формувача періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів в серії, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; демультиплексор; при цьому, загальна точка послідовно сполучених резистора і конденсатора, підключених до шини живлячої напруги, з'єднана з інформаційним входом D-тригера, з одним входом елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідної послідовності імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; вихід переповнювання лічильника з'єднано з другим входом першого елемента АБО і першим входом другого елемента АБО; виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника утворюють вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильника 1 UA 85898 U 5 10 15 20 25 30 35 40 45 50 55 60 утворюють входи налагодження формувача на задану кількість каналів (фаз), відповідно до корисної моделі введено: другий, третій і четвертий реверсивні двійкові лічильники, налагодженої на режим віднімання, кожен з яких має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; другий демультиплексор зі входом керування; третій, четвертий і п'ятий двовходові елементи І; третій і четвертий двовходові елементи АБО; п'ятий тривходовий, шостий і сьомий чотиривходові елементи АБО; перший, другий, третій, четвертий і п'ятий інвертори, при цьому, загальна точка послідовно сполучених резистора і конденсатора з'єднана зі входом третього елемента І; вхід п'ятого елемента АБО з'єднано з виходом першого елемента АБО; другий вхід третього елемента АБО з'єднано з виходом переповнення другого лічильника, входом третього інвертора і входом керування першого демультиплексора; вихід третього інвертора з'єднано зі входом дозволу режиму лічби другого лічильника; вихід сьомого елемента АБО з'єднано зі входом дозволу режиму лічби першого лічильника, входом четвертого елемента І і з другим входом другого елемента АБО, вихід якого з'єднано з першим входом п'ятого елемента І, другий вхід якого з'єднано з виходом третього елемента АБО; вихід п'ятого елемента І з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; другий вхід третього елемента АБО з'єднано зі входом керування другого демультиплексора, другим входом п'ятого елемента АБО, виходом переповнення третього лічильника і входом другого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби третього лічильника; вихід третього елемента АБО з'єднано з другими входами четвертого і п'ятого елементів І; вихід четвертого елемента І з'єднано зі входом дозволу синхронного паралельного завантаження другого лічильника; вихід п'ятого елемента І з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вхід асинхронної установки у нульовий стан другого лічильника з'єднано з виходом другого елемента І; вихід переповнювання четвертого лічильника з'єднано з першим входом четвертого елемента АБО і третім входом п'ятого елемента АБО; другий вхід четвертого елемента АБО з'єднано зі входом дозволу режиму лічби четвертого лічильника, входом дозволу синхронного паралельного завантаження третього лічильника і виходом шостого елемента АБО; вихід п'ятого елемента АБО з'єднано з другим входом третього елемента І, вихід якого з'єднано зі входом асинхронної установки у нульовий стан третього і четвертого лічильників; виходи розрядів четвертого лічильника з'єднано з відповідними адресними входами другого демультиплексора, виходи якого утворюють другу групу виходів формувача; виходи першого другого і третього розрядів другого лічильника з'єднано зі входами шостого елемента АБО, а вихід нульового розряду з'єднано зі входом першого інвертора, вихід якого з'єднано з четвертим входом шостого елемента АБО; виходи першого, другого і третього розрядів третього лічильника з'єднано зі входами сьомого елемента АБО, а вихід нульового розряду з'єднано зі входом другого інвертора, вихід якого з'єднано з четвертим входом сьомого елемента АБО; тактові входи другого лічильника з'єднано з тактовим входом першого лічильника і зі входом п'ятого інвертора, вихід якого з'єднано з тактовими входами третього і четвертого лічильників; входи паралельного завантаження четвертого лічильника з'єднано з відповідними входами паралельного завантаження першого лічильника, утворюючи входи налагодження формувача на задану кількість каналів (фаз); входи паралельного завантаження другого лічильника з'єднано з відповідними входами паралельного завантаження третього лічильника, утворюючи входи налагодження формувача на задану тривалість вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший (1), другий (9), третій (11) і четвертий (12) реверсивні двійкові лічильники, налагодженої на режим віднімання, які мають вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D 0-D3, вхід дозволу/заборони режиму лічби Р0, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; перший (10) і другий (12) демультиплексори зі входами керування Е; ланцюжок, що складається з послідовно з'єднаних резистора 3 і конденсатора 4, підключених до шини живлячої напруги +Е; синхронний D-тригер 5, зі входом R асинхронної установки у нульовий стан; перший (6), другий (7), третій (18), четвертий (16) і п'ятий (25) двовходові елементи І; перший 8 (тривходові), другий (2), третій (14) і четвертий (15) двовходові елементи АБО, п'ятий 17 (тривходові); шостий (19) і сьомий (20) чотиривходові елементи АБО; перший, другий, третій, четвертий і п'ятий інвертори (21, 22, 23, 24, 25). 2 UA 85898 U 5 10 15 20 25 30 35 40 45 50 55 60 Загальна точка послідовно сполучених резистора 3 і конденсатора 4 з'єднана з інформаційним входом D-тригера 5, з одним входом елементів 6, 7, 18. Другий вхід елемента 6 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів. Вихід елемента 6 з'єднано зі входом R асинхронної установки D-тригера 5 у нульовий стан. Другий вхід елемента 7 з'єднано з виходом елемента 8 і входом елемента 17. Один з входів елемента 8 поєднаний з виходом D-тригера 7, другий - з виходом переповнення лічильника 9, входом інвертора 23, входом елемента 14 і входом керування Е демультиплексора 10, третій - з виходом переповнення лічильника 1 і першим входом елемента 2. Вихід інвертора 23 з'єднано зі входом Р0 дозволу режиму лічби лічильника 9. Другий вхід елемента 2 з'єднано зі входом Р0 дозволу режиму лічби лічильника 1, входом елемента 16 і виходом елемента 20. Вихід елемента 2 з'єднано з першим входом елемента 25, другий вхід якого з'єднано з виходом елемента 14. Вихід елемента 25 з'єднано зі входом L дозволу синхронного паралельного завантаження лічильника 1. Другий вхід елемента 14 з'єднано зі входом керування Е демультиплексора 13, другим входом елемента 17, виходом переповнення лічильника 11 і входом інвертора 24, вихід якого з'єднано зі входом Р0 дозволу режиму лічби лічильника 11. Вихід елемента 14 з'єднано з другим входом елемента 16, вихід якого з'єднано зі входом L дозволу синхронного паралельного завантаження лічильника 9. Вихід переповнювання Р4 лічильника 12 з'єднано з першим входом елемента 15 і третім входом елемента 17. Другий вхід елемента 15 з'єднано зі входом Р 0 дозволу режиму лічби лічильника 12, входом L дозволу синхронного паралельного завантаження лічильника 11 і виходом елемента 19. Вихід елемента 17 з'єднано з другим входом елемента 18, вихід якого з'єднано зі входом R асинхронної установки у нульовий стан лічильників 11, 12. Виходи розрядів (Q0-Q3) лічильника 1 з'єднано з відповідними адресними входами (А0-А3) демультиплексора 10, виходи якого утворюють виходи формувача (F1 0-F115). Виходи розрядів (Q0-Q3) лічильника 12 з'єднано з відповідними адресними входами (А 0-А3) демультиплексора 13, виходи якого утворюють виходи формувача (F20-F215). Виходи розрядів (Q1, Q2, Q3) лічильника 9 з'єднано зі входами елемента 19, а вихід Q0 з'єднано зі входом інвертора 21, вихід якого з'єднано з четвертим входом елемента 19. Виходи розрядів (Q 1, Q2, Q3) лічильника 11 з'єднано зі входами елемента 20, а вихід Q0 з'єднано зі входом інвертора 21, вихід якого з'єднано з четвертим входом елемента 20. Вхід інвертора 26 з'єднано з тактовими входами С лічильників 1, 9, утворюючи вхід формувача С - вхід подачі безперервної періодичної послідовності імпульсів типу меандр з виходу зовнішнього генератора. Вихід інвертора 26 з'єднано з тактовими входами лічильників 11, 12. Входи паралельного завантаження (D0-D3) лічильника 1 з'єднано з відповідними входами паралельного завантаження (D 0-D3) лічильника 12, утворюючи входи (d0-d3) налагодження формувача на задану кількість каналів (фаз). Входи паралельного завантаження (D0-D3) лічильника 9 з'єднано з відповідними входами паралельного завантаження (D0-D3) лічильника 11, утворюючи входи (b0-b3) налагодження формувача на задану тривалість вихідних імпульсів. Тактовий вхід С тригера 5 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 3 і конденсатора 4, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6, 7, 18, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно тригера 5 і лічильників 1, 9, 11, 12. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригер і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виході тригера і на виходах переповнювання Р4 лічильників 1, 9, 11, 12, що веде до формування рівня нуля на виході елементів АБО 8, 17, з'єднаних зі входами елементів 17, 18, що забезпечує підтвердження (блокування) рівня нуля на їх виходах і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 4, що забезпечує рівень нуля на входах R асинхронної установки тригера і лічильників у нульовий стан. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на входах елементів 7, 18 (а отже і на їх виходах) зберігатиметься рівень логічного нуля, нульовий стан тригера і лічильників залишатиметься незмінним, при цьому на виходах переповнювання Р4 лічильників рівень логічного нуля, а на виходах елементів 19, 20, 24 рівень логічної одиниці. Одиничне значення з виходів елементів 19, 20, 24 піддержує лічильники 11, 12 у режимі зберігання. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 5 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на входах і виходах 3 UA 85898 U 5 10 15 20 25 30 35 40 45 50 55 60 елементів АБО 8, 17 та виходах елементів 17, 18, що забезпечує рівень логічної одиниці на входах R лічильників 1, 9, 11, 12 знімаючи блокування нульового стану. Нульове значення сигналів з виходів переповнювання Р4 лічильників 9, 11, надходить на входи елемента АБО 14, формуючи нульове значення на його виході, що веде до формування нульового значення на виході елементів 16, 25, тобто на входах дозволу синхронного паралельного завантаження L лічильників 1, 9, готуючи їх до прийому інформації з відповідних входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи, тобто лічильник 1 переходить у стан D=d3d2d1d0, лічильник 9 переходить у стан B=b3b2b1b0, що веде до формування одиничного значення на виходах переповнення лічильників 1, 9, на вході керування демультиплексора 10, на виходах елементів 2, 14, 16, 25 і нульового значення на виході інвертора 23. У результаті цього лічильник 9 переходить у режим лічби (віднімання), а лічильник 1 у режим зберігання, режим зберігання лічильників 11, 12 залишиться незмінним, при цьому на виходах Q 3Q2Q1Q0 лічильника 1, тобто на адресних входах демультиплексора формується значення, яке дорівнює D=d3d2d1d0, що веде до формування одиничного значення на його виході, індекс якого дорівнює D (тобто на виході F1D формувача). Під час вступу (фронту) другого і подальших тактових імпульсів, зміст лічильника 1 буде залишатися незмінним (рівним D=d3d2d1d0), що забезпечує незмінність одиничного значення на виході формувача, номер якого співпадає зі значенням D, а зміст лічильника 2 буде зменшуватиметься на одиницю до тих пор, поки його зміст не стане рівним 0001, що веде до формування нульового значення на виходах елементів 19, 15, тобто на входах дозволу синхронного паралельного завантаження L лічильників 11, 12, готуючи їх до прийому інформації з відповідних входів D0-D3. I тоді по закінченню (по спаду) цього імпульсу відбувається паралельне завантаження лічильників 11, 12 значеннями сигналів, що подаються на відповідні входи, тобто лічильник 12 переходить у стан D=d3d2d1d0, лічильник 11 переходить у стан B=b3b2b1b0, що веде до формування одиничного значення на виходах переповнення лічильників 11, 12, на вході керування демультиплексора 13, на виходах елементів 15, 19 і нульового значення на виході інвертора 24. У результаті цього лічильник 11 переходить у режим лічби (віднімання), а лічильник 12 у режим зберігання, режим зберігання, при цьому, на виходах Q3Q2Q1Q0 лічильника 12, тобто на адресних входах демультиплексора 13 формується значення, яке дорівнює D=d3d2d1d0, що веде до формування одиничного значення на виході F2 D демультиплексора 13, при цьому, на виході F1 D демультиплексора 10 одиничне значення залишиться незмінним. По фронту наступного тактового імпульсу лічильник 9 переходить у нульовий стан, що веде до формування нульового значення на вході керування демультиплексора 10, забороняє одиничне значення на його виходах. Зміст лічильників 1, 11, 12 залишиться незмінним. По закінченню (по спаду) цього імпульсу лічильник 11 переходить у стан (b 3b2b1b0-1). Зміст лічильників 1, 12 залишиться незмінним. Під час вступу подальших тактових імпульсів зміст лічильника 1 (рівний D=d3d2d1d0), зміст лічильника 9 (рівний 0000) і зміст лічильника 12 (рівний D=d3d2d1d0) буде залишатися незмінним, що забезпечує незмінність нульового значення на виходах демультиплексора 10 і одиничного значення на виході F2 D демультиплексора 13, а зміст лічильника 11 по спаду кожного імпульсу буде зменшуватиметься на одиницю до тих пор, поки зміст його не стане рівним 0001, що веде до формування нульового значення на виходах елементів 20, 16 на вході дозволу режиму лічби лічильника 1 і на вході дозволу синхронного паралельного завантаження L лічильника 9, готуючи його до прийому інформації зі входів b 0-b3. І тоді під час вступу наступного тактового імпульсу лічильник 1 переходить у стан (d 3d2d1d0-1), лічильник 9 переходить у стан B=b3b2b1b0, що веде до формування одиничного значення на виходах переповнення лічильника 9, на вході керування демультиплексора 10, і нульового значення на виході інвертора 23. У результаті цього лічильник 9 знову переходить у режим лічби (віднімання), а лічильник 1 у режим зберігання значення (d3d2d1d0-1), при цьому на виходах Q3Q2Q1Q0 лічильника 1, тобто на адресних входах демультиплексора 10 формується значення, яке дорівнює (d 3d2d1d0-1), що веде до формування одиничного значення на виході F1D-1 демультиплексора 10, при цьому, на виході F2D демультиплексора 13 одиничне значення залишиться незмінним. По спаду цього імпульсу лічильник 11 переходить у нульовий стан що веде до формування нульового значення на вході керування демультиплексора 13, забороняє одиничне значення на його виходах. Надалі процеси аналогічні, до тих пор, поки спочатку зміст лічильника 1 не стане рівним 0, що веде до формування одиничного значення на виході F1 0, а потім зміст лічильника 4 UA 85898 U 5 10 15 20 25 30 35 40 45 12, що веде до формування одиничного значення на виході F2 0, тобто останніх двох імпульсів в першій багатофазній серії, при цьому, як тільки зміст лічильника 11 стане рівним 0001, то зі вступом чергового тактового імпульсу лічильник 1 знову переходить у стан D=d 3d2d1d0, а лічильник 9 переходить у стан B=b3b2b1b0, у результаті чого почнеться формування наступної багатофазної серії. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т по фронту імпульсів генерується послідовність імпульсів на D+1 виходах демультиплексора 10 (починаючи з виходу F1D, номер якого співпадає зі значенням d3d2d1d0, і закінчується виходом з нульовим індексом - F10), а по спаду імпульсів генерується послідовність імпульсів на D+1 виходах демультиплексора 13 (починаючи з виходу F2D, номер якого співпадає зі значенням d3d2d1d0, і закінчується виходом з нульовим індексом - F20) з часовим перекриттям кінця кожного попереднього з началом наступного імпульсу, рівному половині періоду тактових імпульсів типу меандр, які надходять на вхід формувача з виходу зовнішнього генератора. Параметри імпульсної послідовності визначаються значенням управляючих слів В і D: t и=ВТ, кількість імпульсів в серії N (кількість фаз) N=2(D+1). Зупинка формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop) і далі на вхід R асинхронної установки D-тригера 5, що призводить до переходу його у нульовий стан. Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників, але, оскільки, не дивлячись на формування нуля на виході тригера одиничне значення на виходах елементів 8, 17 залишається незмінним, незалежно від моменту вступу імпульсу Stop по відношенню к стану лічильників зупинка, генерування відбудеться тільки після формування останнього імпульсу в серії (тобто на виході F2 0). Якщо під час вступу першого тактового імпульсу після закінчення перехідного процесу, пов'язаного з переходом тригера у нульовий стан (після вступу імпульсу Stop) лічильник 1 знаходиться у не нульовому стані, процеси аналогічні розглянутими раніше до тих пір, поки при нульовому стані лічильника 9 по фронту чергового тактового імпульсу лічильник 1 не перейде у нульовий стан, що веде до формування рівня нуля на виходах елементів 8, 7 (тобто на входах R асинхронної установки лічильників 1, 9 у нульовий стан, переводячи їх у режим блокування нульового стану), при цьому, одиничне значення на виході елемента 17 залишиться незмінним. І тоді по спаду подальших тактових імпульсів процеси аналогічні розглянутими раніше до тих пір, поки лічильник 12 не перейде у нульовий стан, що веде до формування рівня нуля на виходах елементів 17, 18 (на входах R асинхронної установки лічильників 11, 12 у нульовий стан, переводячи їх у режим блокування нульового стану), тобто формувач перейде в початковий стан. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (верхнє кільце - граф переходів лічильника 12 і друге кільце - граф переходів лічильника 11 по спаду кожного чергового імпульсу, третє кільце - граф переходів лічильника 1 і нижнє кільце - граф переходів лічильника 9 по фронту кожного чергового імпульсу, із загальною вершиною, відповідною початковому нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанту налагодження В=4, D=2 визначаючого параметри вихідної послідовності імпульсів, тобто тривалість імпульсів: t и=ВТ=4Т і кількість імпульсів в серії (кількість фаз): N=2(D+1)=6. На відміну від відомого пристрою формування періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів в серії з часовим перекриттям кінця кожного попереднього з началом наступного імпульсу, рівному половині періоду тактових імпульсів типу меандр, які надходять на вхід формувача з виходу зовнішнього генератора розширює область використання і функціональної можливості формувача. 50 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 55 60 Формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів в серії, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; демультиплексор; при цьому, загальна точка послідовно сполучених 5 UA 85898 U 5 10 15 20 25 30 35 40 45 50 55 резистора і конденсатора, підключених до шини живлячої напруги, з'єднана з інформаційним входом D-тригера, з одним входом елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідної послідовності імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; вихід переповнювання лічильника з'єднано з другим входом першого елемента АБО і першим входом другого елемента АБО; виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника утворюють вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз), який відрізняється тим, що в нього введено: другий, третій і четвертий реверсивні двійкові лічильники, налагоджені на режим віднімання, кожен з яких має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; другий демультиплексор зі входом керування; третій, четвертий і п'ятий двовходові елементи І; третій і четвертий двовходові елементи АБО; п'ятий тривходовий, шостий і сьомий чотиривходові елементи АБО; перший, другий, третій, четвертий і п'ятий інвертори, при цьому, загальна точка послідовно сполучених резистора і конденсатора з'єднана зі входом третього елемента І; вхід п'ятого елемента АБО з'єднано з виходом першого елемента АБО; другий вхід третього елемента АБО з'єднано з виходом переповнення другого лічильника, входом третього інвертора і входом керування першого демультиплексора; вихід третього інвертора з'єднано зі входом дозволу режиму лічби другого лічильника; вихід сьомого елемента АБО з'єднано зі входом дозволу режиму лічби першого лічильника, входом четвертого елемента І і з другим входом другого елемента АБО, вихід якого з'єднано з першим входом п'ятого елемента І, другий вхід якого з'єднано з виходом третього елемента АБО; вихід п'ятого елемента І з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; другий вхід третього елемента АБО з'єднано зі входом керування другого демультиплексора, другим входом п'ятого елемента АБО, виходом переповнення третього лічильника і входом другого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби третього лічильника; вихід третього елемента АБО з'єднано з другими входами четвертого і п'ятого елементів І; вихід четвертого елемента І з'єднано зі входом дозволу синхронного паралельного завантаження другого лічильника; вихід п'ятого елемента І з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вхід асинхронної установки у нульовий стан другого лічильника з'єднано з виходом другого елемента І; вихід переповнювання четвертого лічильника з'єднано з першим входом четвертого елемента АБО і третім входом п'ятого елемента АБО; другий вхід четвертого елемента АБО з'єднано зі входом дозволу режиму лічби четвертого лічильника, входом дозволу синхронного паралельного завантаження третього лічильника і виходом шостого елемента АБО; вихід п'ятого елемента АБО з'єднано з другим входом третього елемента І, вихід якого з'єднано зі входом асинхронної установки у нульовий стан третього і четвертого лічильників; виходи розрядів четвертого лічильника з'єднано з відповідними адресними входами другого демультиплексора, виходи якого утворюють другу групу виходів формувача; виходи першого, другого і третього розрядів другого лічильника з'єднано зі входами шостого елемента АБО, а вихід нульового розряду з'єднано зі входом першого інвертора, вихід якого з'єднано з четвертим входом шостого елемента АБО; виходи першого, другого і третього розрядів третього лічильника з'єднано зі входами сьомого елемента АБО, а вихід нульового розряду з'єднано зі входом другого інвертора, вихід якого з'єднано з четвертим входом сьомого елемента АБО; тактові входи другого лічильника з'єднано з тактовим входом першого лічильника і зі входом п'ятого інвертора, вихід якого з'єднано з тактовими входами третього і четвертого лічильників; входи паралельного завантаження четвертого лічильника з'єднано з відповідними входами паралельного завантаження першого лічильника, утворюючи входи налагодження формувача на задану кількість каналів (фаз); входи паралельного завантаження другого лічильника з'єднано з відповідними входами паралельного завантаження третього лічильника, утворюючи входи налагодження формувача на задану тривалість вихідних імпульсів. 6 UA 85898 U 7 UA 85898 U Комп’ютерна верстка І. Скворцова Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 8