Аналізатор сигнатур паралельного потоку даних

Реферат: Багатоканальний сигнатурний аналізатор містить групу інформаційних входів приладу, групи входів задання режиму роботи пристрою, групу логічних елементів, групу з блоків складання даних, групу інформаційних виходів, розрядний регістр результату, групу входів запису кількості входів, групу входів підготовки та пуску, групу суматорів, генератор, регістри та інвертор. UA 74159 U (54) АНАЛІЗАТОР СИГНАТУР ПАРАЛЕЛЬНОГО ПОТОКУ ДАНИХ UA 74159 U UA 74159 U 5 10 15 20 Корисна модель належить до обчислювальної техніки та може використовуватися у системах тестового діагностування цифрових пристроїв як аналізатор вихідних реакцій. Задача корисної моделі - зменшення апаратурних витрат та спрощення технічної реалізації сигнатурного аналізатора, що потребує зберігання вхідної інформації, яка забезпечує можливість використання різних характеристичних поліномів, за рахунок автоматичного формування цієї інформації у пристрої. Відомий пристрій [1], який містить групу входів приладу, групу суматорів за модулем два, та n-розрядний регістр, де n- ступінь утворюючого полінома. Недоліком цього пристрою є недостовірність його роботи при перевірці інформаційної послідовності, яка вводиться по групах розрядів, причому довжина групи менше кількості входів пристрою. Найбільш близьким до того, що пропонується технічним рішенням, вибраним як найближчий аналог, є пристрій [2], який містить групу з k інформаційних входів приладу, дві групи входів задання режиму роботи пристрою, n груп логічних елементів AND, де n - ступінь утворюючого полінома, n-1 груп логічних елементів OR, k груп з n суматорів за модулем два, n-розрядний регістр, та групу інформаційних виходів. Недоліком цього пристрою є складна реалізація устаткування для зберігання інформації про вибір режиму функціонування сигнатурного аналізатора, який потребує дуже великий об'єм пам'яті, що суттєво ускладнює технічну реалізацію пристрою. Надлишкові апаратурні витрати для забезпечення роботи пристрою [2] можна прослідкувати на наступному прикладі. Для цього розглянемо принцип роботи сигнатурного аналізатора. Матриця станів сигнатурного аналізатора, може бути побудована на підставі характеристичного полінома над полем Галуа GF(2). При цьому кожний стовбець цієї матриці можна визначити відповідно виразу [1]: h i  Si h 0 , i  0,1 z ,... 25 , (1) h  10...0 11 12 13 1i 1n 1 0 0 ... 0 ... 0 0 S 0 1 0 0 ... 0 ... 0 1 ... 0 ... 0 ... ... ... ... ... ... ... ..... 0 0 0 ... 0 1 0 де 30 T де hi - і-й стовбець матриці станів Н; z - кількість стовбців матриці станів; 0 нульовий стовбець матриці станів; S - супроводжуюча матриця, яка однозначно описує характеристичний поліном [3]: 1jЄ{0,12) , , (2) - коефіцієнти характеристичного полінома. P( x )  1nx  1n  1xn 1  ...  1ixi  ...  12 x  11 Наприклад, для характеристичного полінома n P( x )  x 4  x 3  1 супроводжуюча матриця має вигляд: 0 0 1 1 S 1 0 0 0 0 1 0 0 0 1 1 0 .(3) 4 35 sig ( t )  Siih0 , i 0  z 40 3 Відповідно (1) матриця станів для характеристичного полінома P( x)  x  x  1 має вигляд, який наведений в таблиці 1.( Фіг.1). Процес отримання сигнатури для вхідної послідовності (t) можна представити з допомогою виразу: , (4) де  - сума за модулем два; i - і-й елемент вхідної послідовності; z- кількість елементів вхідної послідовності. Вираз (4) можна перетворити до наступного вигляду: sig(t )  hii, i0z , (5) Таким чином, сигнатура вхідної послідовності дорівнює сумі тих стовбців матриці станів, які  відповідають ненульовим елементам i -. Для визначення тієї суми у пристрої [2] необхідно зберігати матрицю станів з кількістю стовбців відповідно кількості входів сигнатурного 1 UA 74159 U 5 аналізатора. При цьому необхідно використовувати запам'ятовуючий пристрій та регістри для тимчасового зберігання інформації у процесі роботи пристрою [2]. У загальному випадку для пристрою, який має k входів та n ступінь утворюючого полінома необхідно зберігати k * n розрядів. У пристрої [2] декілька зменшена кількість розрядів за рахунок того, що частка розрядів перших n  1 стовбців матриці станів сигнатурного аналізатора має заздалегідь нульові значення. Наприклад, у стовбці 1 (табл..1) другий, третій та четвертий розряди не можуть мати друге значення крім нульового. У стовбці 2 такими є розряди 3 та 4, а у стовбці 3- розряд 4. Тоді кількість розрядів Nn 1 для зберігання перших n  1 стовбців матриці станів можна визначити за формулою: 10 Nn1  i, i0n1 (6) Для зберігання перших k стовбців матриці станів (k  n  1) необхідно Nk розрядів, які визначаються за формулою: Nk  15 i  (k  n  1) * n, . (7) Пристрій [2] може збирати інформацію з пристроїв, які мають декілька виходів (але не більше k ). При цьому для кожної кількості входів пристрою [2], які використовуються в процесі збирання даних необхідно зберігати свою кодову комбінацію. Тоді, загальна кількість розрядів, які необхідні для забезпечення роботи пристрою [2], що здатен збирати дані з будь-якої кількості входів (але не більше k ), обчислюється за формулою: Nk *( 20 i0n1 i  (k  n  1) * n), i0n1 .(8) Пристрій [2] може функціонувати з різними поліномами. Тоді загальна кількість розрядів які необхідно зберігати дорівнює: Np  p * k * ( i  (k  n  1) * n), Np , i0n1 , (9) де р - кількість поліномів, які використовує сигнатурний аналізатор. Припустимо, що пристрій [2] має п'ять (вісім) входів і використовує будь-який з двох утворюючих поліномів четвертого 4 25 30 35 40 45 50 3 4 ступеня ( P( x)  x  x  1 , P( x)  x  x  1, n  4 ), які забезпечують найбільший період генерації [3]. У табл.2 (Фіг.2) приведено результати визначення кількості розрядів, що необхідно зберігати для забезпечення роботи пристрою [2]. В основу корисної моделі поставлено задачу спрощення технічної реалізації пристрою зберігання вхідної інформації, яка забезпечує можливість використання різних створюючих поліномів, за рахунок автоматичного формування цієї інформації у сигнатурному аналізаторі. Поставлена задача вирішується тим, що, якщо до багатоканального сигнатурного аналізатора, який містить групу з k інформаційних входів приладу, дві групи входів задання режиму роботи пристрою, n  1 груп логічних елементів AND, де n - ступінь утворюючого полінома, причому і-та група логічних елементів AND містить і+1 елемент, n груп з n блоків складання даних, n-розрядний регістр результату та групу інформаційних виходів, згідно з корисною моделлю, додатково введені група входів запису кількості входів, які перевіряються, входи підготовки та пуску, групу з n суматорів за модулем два, k  n  1 груп з n логічних елементів AND, лічильник, генератор, три логічних елементи AND, три регістри, суматор за модулем два та інвертор, при цьому перший інформаційний вхід приладу з'єднано з першим входом першого суматора за модулем два групи, і-й інформаційний вхід приладу (i  2,3,...,k) підключений до перших входів логічних елементів AND (і-і)-ї групи, другі входи яких з'єднані з відповідним і-м виходом першого регістра, другий вхід якого підключений до рівня логічної одиниці, а перший вхід першого регістра з'єднаний з виходом першого логічного елемента AND, перший вхід якого підключений до виходу лічильника, інверсний вихід якого з'єднаний з першим входом управління лічильника, група інформаційних входів якого підключені до групи входів запису кількості входів, які перевіряються, а другий вхід управління лічильника з'єднаний з входом підготовки сигнатурного аналізатора і входом генератора, вихід якого підключений до входу синхронізації лічильника, другому входу першого логічного елемента AND, першого входу другого логічного елемента AND, другого входу третього логічного елемента AND, перший вхід якого з'єднаний з входом пуску приладу, а вихід третього логічного елемента AND підключений до входу синхронізації n - розрядного регістра результату, виходи якого є виходами сигнатурного аналізатора, і-й вихід регістра результату підключений до третіх входів блоків складання даних і-ї групи, перші входи блоків складання даних утворюють другу групу входів 2 UA 74159 U 5 10 15 20 , задання режиму роботи пристрою, виходи блоків складання даних і-ї групи (i  12,3,...,n  1) підключені до других входів блоків складання даних (і+1)-ї групи, виходи блоків складання даних n-ї групи з'єднано з відповідними входами n-розрядного регістра результату, входи третього регістра утворюють першу групу входів задання режиму роботи пристрою, а виходи третього регістра підключені до других входів відповідного логічного елемента AND k-ї групи, перші входи яких з'єднано з відповідними виходами другого регістра, а виходи кожного логічного елемента AND k-ї групи підключені до відповідних входів суматора за модулем два, вихід якого з'єднаний з входом зсуву другого регістра, к-й вихід якого з'єднаний з входом інвертора, вихід якого підключений до другого входу другого логічного елемента AND, вихід якого з'єднаний з входом синхронізації другого регістра, і-й вихід з n виходів другого регістра починаючи з j-гo виходу ( j  12,...,k  n; i  j, j  1 j  n  1) підключений до третього входу v-гo логічного елемента AND , ,..., (v  n,n  1 1) g-ї групи (g  k  1 k  2,...,n) , u-й вихід другого регістра (u  k  n  1 k  n,...,k  1) ,..., , , (w  q  1 q,...,2; q  n  1 n  2,..., ) , , , 1 з'єднано з третім входом w-гo логічного елемента AND q-ї групи , вихід і-го логічного елемента AND g-ї групи (g  12,...,k  1) підключений до окремого входу і-го суматора за модулем два групи, виходи яких з'єднано з другими входами відповідних блоків складання даних першої групи Позитивним технічним результатом є те, що пристрій дозволяє автоматично формувати мінімум інформації для управління режимами його роботи, що забезпечує значне зменшення апаратурних витрат та спрощення технічної реалізації пристрою. На Фіг.3 наведена структурна схема пристрою в загальному вигляді. Для порівняння зі схемою прототипу на Фіг. 2 наведена функціональна схема аналізатора, яка відповідає 4 3 утворюючому поліному P( x)  x  x  1 для випадку k  5 . Пристрій включає: лічильник 1, три логічних елементи AND 2,8,20, чотири регістри 3,4,6,13, суматор за модулем два 5, групу з n 25 логічних елементів AND 71  7n , групу з n суматорів за модулем два 111  11n , де n - ступінь утворюючого полінома, групу з k інформаційних входів приладу 15, k  1 груп логічних 9 30 35 9 елементів AND 11 k 1 n , інвертор 10, n груп з n блоків складання даних 1211  12nn , група входів запису кількості входів, що перевіряються 14, вхід підготовки 16, група входів запису утворюючого полінома 17, групу входів задання режиму роботи пристрою 18, генератор 19, вхід пуску 21 та групу інформаційних виходів 22. З метою зменшення апаратурних витрат та спрощення технічної реалізації пристрою необхідно формувати матрицю станів сигнатурного аналізатора відповідно утворюючого полінома. Для виконання цієї функції можна використати класичний генератор псевдовипадкової послідовності [4], який формує стовбці матриці станів (відповідно поліному циклічного коду) шляхом зсуву коду 1000. Такий генератор містить регістр зсуву та суматор за модулем два. Відповідно генератору псевдовипадкової послідовності побудований сигнатурний аналізатор [3]. У процесі формування псевдовипадкової послідовності генератор зберігає лише один стовпчик матриці станів. Якщо кількість розрядів регістра буде більше ступеня полінома n, то це дозволить зберігати більше стовбців. Наприклад, на фіг.5 приведений генератор 4 40 45 50 71  7nn 11  11n 1 , групу з n суматорів за модулем два 911  9k 1 n 55 3 псевдовипадкової послідовності, побудований відповідно поліному P( x)  x  x  1 , який дозволяє зберігати вісім стовбців матриці станів. Слід відмітити, що у стовбці 1 (фіг.5) другий, третій та четвертий розряди не можуть мати друге значення, крім нульового. У стовбці 2 такими є розряди 3 та 4, а у стовбці 3 - розряд 4. Тому, нульові розряди першого стовпчика можна відкинути. В результаті отримаємо регістр (фіг.6), який містить тільки вісім розрядів і здатний зберігати вісім стовпчиків матриці станів, при цьому у старшому розряді регістра завжди буде записано 1. Аналогічно створюється пристрій на підставі будь-якого характеристичного полінома. При цьому регістр для зберігання матриці станів буде мати стільки розрядів, скільки сигнатурний аналізатор має інформаційних входів. Для зменшення апаратурних витрат та спрощення технічної реалізації до приладу [2] додано групу входів запису кількості входів, які перевіряються 14, групу входів запису утворюючого полінома 17, входи підготовки 16 та пуску 21, групу з n логічних елементів AND , (k  1) групу логічних елементів AND лічильник 1, генератор 19, три логічних елементи AND 2,8,20, три регістри 3,4,6, суматор за модулем два 5 та інвертор 10. Пристрій (Фіг.1) працює наступним чином. В початковому стані по сигналу підготовки на вході 16 до лічильника 1 записується число k  1 . Це визначає кількість входів приладу, які 3 UA 74159 U використовуються в процесі перевірки (перший вхід приладу використовується завжди). До регістра 3 та 13 записується код 0…0, а до регістра 4 - код 1000. З групи входів 17 до регістра 6 записуються коефіцієнти полінома, які відповідають першому рядку супроводжуючої матриці (2). 5 4 3 При використанні характеристичного полінома P( x)  x  x  1 ці коефіцієнти мають значення ООП (перший рядок матриці (3)). До входів задання режиму роботи пристрою 18 подається код, k 10 15 який відповідає коду матриці S [2]. Ланцюги встановлення в початковий стан не наведені. Сигнал підготовки на вході 16 запускає генератор тактових імпульсів, які забезпечують зрушення даних у регістрах 3 та 4. Зрушення даних виконується до моменту отримання у лічильнику 1 коду 0000. При цьому сигнал високого рівня з інверсного виходу лічильника 1 встановлює його у режим зберігання даних, а сигнал низького рівня не дозволяє проходження імпульсів синхронізації через перший елемент AND 2 до регістра 3.Молодший розряд регістра 3 підключений до рівня логічної одиниці, тому у k  1 молодших розрядах регістра буде записаний код 111…1. Цей код указує які входи сигнатурного аналізатора будуть використовуватись в процесі перевірки устаткування. Оскільки перший вхід використовується завжди, то пристрій буде підготовлений до перевірки k входів. У процесі зрушення даних (коду 1000) в регістрі 4 формується псевдовипадкова послідовність за допомогою суматора за модулем два 5 та зворотним зв'язкам (через групу 20 логічних елементів AND 71  7n ), які встановлюються відповідно коефіцієнтам полінома, що зберігаються у регістрі 6. Зрушення даних у регістрі 4 виконується до моменту отримання у старшому розряді рівня логічної одиниці. При цьому формується сигнал низького рівня на виході інвертора 10, який не дозволяє проходження імпульсів синхронізації через другий елемент AND до регістра 4. Таким чином регістр 4 зберігає матрицю станів сигнатурного аналізатора, що відповідає поліному. 25 Група суматорів за модулем два 111  11n використовується для підсумовування стовбців матриці станів, відповідно яким одержані логічні одиниці на інформаційних входах 15 пристрою. Ця операція у приладі [2] є операцією просторового стиснення. При цьому за допомогою 9 30 9 регістра 3 та к-1 груп логічних елементів AND 11 k 1 n здійснюється дозвіл на підсумовування стовбців відповідних тим входам сигнатурного аналізатора, які повинні одержувати вхідну інформаційну послідовність. Нехай вхідна послідовність вводиться в сигнатурний аналізатор по группах, по m розрядів в кожній. Тоді формулу (4) можна перетворити до виразу, який наведений нижче: sig ( t )  [S0 (S0 0  S11  ...... Sm 1 m 1)  Sm (S0m  S1m 1  .....  Sm 1  2m 1)  .........................................................  Sm(r  2) (S0m(r  2)  S1(m 1)(r  2)  .....  Sm 1 m(r 1)1)   Sm(r 1) (S0m(r 1)  S1(m 1)(r 1)  .....  Sm 1 mr 1)]h0 , (10) де r - кількість тактів роботи приладу при перевірці вхідної послідовності по m розрядів за один такт. На першому такті прилад обробляє групу розрядів (m(r 1), (m 1) (r 1) 35 ,.........mr 1 , а на останньому такті наступну групу розрядів v 0, v1,...,vm1 . Для того, щоб результат m(r 1) відповідав виразу (10), необхідно сигнатуру першої групи розрядів умножати на матрицю S , а результат складати за модулем два з сигнатурою другої групи розрядів вхідної послідовності, m(r  2) 40 яку необхідно умножати на матрицю S . Такі дії повторюються доки не закінчується перевірка даних і буде введена остання група розрядів. Для виконання цих функцій у приладі [2] використовуються n груп по n суматорів Sm 1211  12nn . При цьому до входів 18 подається матриця , яка має ступін, що відповідає кількості входів m. На фіг. 4 наведена функціональна схема аналізатора, яка відповідає утворюючому поліному P( x )  x 4  x 3  1 для випадку k  5 . При цьому покажемо процес отримання однакових сигнатур 45 на одноканальному та багатоканальному аналізаторах на наступному прикладі. Припустимо сигнатурний аналізатор обробляє послідовність v(t)  101011 по три розряди (старший розряд вводиться першим), на першому такті вводиться послідовність v(t  1)  101, а на другому 4 UA 74159 U v(t  2)  011. 5 10 В результаті підготовки сигнатурного аналізатора до перевірки вхідної послідовності регістр 3 зберігає код 00111, який свідчить про те, що перевірятись будуть тільки перші три входи пристрою. В регістрі 6 буде записаний код 1100, відповідний утворюючому поліному. В регістрі формується код 10011, відповідний першим п'яти стовбцям матриці станів сигнатурного аналізатора. Процес отримання сигнатури для послідовності v(t)  101011 на одноканальному сигнатурному аналізаторі наведений в табл.3( Фіг.7). Обробка даних за допомогою пропонованого приладу виконується наступним чином. На першому такті сигнатурний аналізатор приймає послідовність 101 (m  3) , при цьому у регістрі 13 буде сформована тимчасова сигнатура sigv(0)  1010 , яка на наступному такті буде 3 умножатися на матрицю S (довжина групи розрядів m  3 ) відповідно наступному виразу: 1 1 0 0 sigv(1)  S2sigv(0)  1 0 1 1 0 0 0 0 1 1 1 0 0 0  1 0 1  1 1 1 . На другому такті роботи приладу на входи 15 сигнатурного аналізатора подається послідовність 011, сигнатура якої (ООП) складається з сигнатурою 1111 (11) за 15 допомогою блоків 1211  12nn . При цьому в регістрі 13 буде зафіксовано результат sig v(2)  1100(0011  1111 1100) . Таким чином, багатоканальний аналізатор сигнатур здатний 20 25 30 35 достовірно обробляти інформацію, яка може передаватись по групах довжиною не більше кількості інформаційних входів пристрою та одержувати сигнатуру, яка дорівнює сигнатурі одноканального аналізатора при використанні одного й того утворюючого полінома. При цьому пристрій, що пропонується, потребує тільки n розрядів вхідних даних, а для зберігання початкової інформації використовуються два додаткових регістри загальною довжиною n+k розрядів. Тоді, при використанні р поліномів, кількість розрядів, що необхідно зберігати, визначається відповідно формулі: Np  p * (k  n) . (12) У табл.4 (Фіг.8) приведено результати визначення кількості розрядів що необхідно зберігати для забезпечення роботи пристрою, який пропонується. З таблиць 2 (Фіг.2)та 4( Фіг.8) видно, що об'єм пам'яті, який необхідний для функціонування сигнатурного аналізатора в декілька разів менше, ніж у приладі [2]. Таким чином, досягнуто зменшення апаратурних витрат та спрощення технічної реалізації сигнатурного аналізатора, що потребує зберігання вхідної інформації, яка забезпечує можливість використання різних характеристичних поліномів, за рахунок автоматичного формування цієї інформації у пристрої. Джерела інформації: 1. Авторское свидетельство СССР № 1403065, кл. G 06 F 11/00, 1988. 2. Авторское свидетельство СССР № 1665376, кл. G 06 F 11/00, 1991. (найближчий аналог). 3. Гордон Г., Надич X. Локализация несправностей в микропроцессорных системах при помощи шестнадцатигодичных ключевых кодов // Электроника. 1977, №5, с.23-33. 4. Блейхут Р. Теория и практика кодов, контролирующих ошибки: Пер. с англ. - М.: Мир, 1986.-576с. 40 5 UA 74159 U 5 10 15 20 25 30 35 ФОРМУЛА КОРИСНОЇ МОДЕЛІ Багатоканальний сигнатурний аналізатор, що містить групу з k інформаційних входів приладу, дві групи входів задання режиму роботи пристрою, n  1 n груп логічних елементів AND, де n ступінь утворюючого полінома, причому і-та група логічних елементів AND містить і+1 елемент, n груп з n блоків складання даних, n розрядний регістр результату, та групу інформаційних виходів, при цьому перші входи блоків складання даних утворюють другу групу входів задання режиму роботи пристрою, виходи блоків складання даних і-ї групи (I = 1, 2, 3, …, n-1) підключені до других входів блоків складання даних (і+1)-ї групи, виходи блоків складання даних n-ї групи з'єднано з відповідними входами n-розрядного регістра результату, виходи якого є виходами сигнатурного аналізатора, і-й вихід регістра результату підключений до третіх входів блоків складання даних і-ї групи, який відрізняється тим, що з метою зменшення апаратурних витрат та спрощення технічної реалізації сигнатурного аналізатора в нього введені група входів запису кількості входів, які перевіряються, входи підготовки та пуску, групу з n суматорів за модулем два, k  n  1 груп з n логічних елементів AND, лічильник, генератор, три логічних елементи AND, три регістри, суматор за модулем два та інвертор, при цьому перший інформаційний вхід приладу з'єднано з першим входом першого суматора за модулем два групи, і-й інформаційний вхід приладу (i = 2, 3, …, k) підключений до перших входів логічних елементів AND (і-і)-ї групи, другі входи яких з'єднані з відповідним і-м виходом першого регістра, другий вхід якого підключений до рівня логічної одиниці, а перший вхід першого регістра з'єднаний з виходом першого логічного елемента AND, перший вхід якого підключений до виходу лічильника, інверсний вихід якого з'єднаний з першим входом управління лічильника, група інформаційних входів якого підключені до групи входів запису кількості входів, які перевіряються, а другий вхід управління лічильника з'єднаний з входом підготовки сигнатурного аналізатора і входом генератора, вихід якого підключений до входу синхронізації лічильника, другому входу першого логічного елемента AND, першого входу другого логічного елемента AND, другого входу третього логічного елемента AND, перший вхід якого з'єднаний з входом пуску приладу, а вихід третього логічного елемента AND підключений до входу синхронізації n-розрядного регістра результату, другий вхід другого логічного елемента AND з'єднаний з виходом інвертора, вхід якого підключений до k-го виходу другого регістра, вхід синхронізації якого з'єднаний з виходом другого логічного елемента AND, і-й вихід з n виходів другого регістра починаючи з j-гo виходу ( j  1, 2, ..., k  n ; i  j, j  1, ..., j  n  1) підключений до третього входу v-гo логічного елемента AND ( v  n , n  1, ..., 1) g-ї групи (g  k  1, k  2, ..., n ) , u-й вихід другого регістра ( u  k  n  1, k  n , ..., k  1) з'єднано з третім входом w-гo логічного елемента AND q-ї групи ( w  q  1, q, ..., 2; q  n  1, n  2, ..., 1) , вихід і-го логічного елемента AND g-ї 40 45 групи (g  1, 2, ..., k  1) підключений до окремого входу і-го суматора за модулем два групи, виходи яких з'єднано з другими входами блоків складання даних першої групи, входи третього регістра утворюють першу групу входів задання режиму роботи пристрою, а виходи третього регістра підключені до других входів відповідного логічного елемента AND k-ї групи, перші входи яких з'єднано з відповідними виходами другого регістра, а виходи кожного логічного елемента AND k-ї групи підключені до відповідних входів суматора за модулем два, вихід якого з'єднаний з входом зсуву другого регістра. 6 UA 74159 U 7 UA 74159 U 8 UA 74159 U Комп’ютерна верстка І. Скворцова Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 9