Спосіб перетворення аналогових сигналів генератора в логіко-динамічному процесі його синхронізації з мережею

Реферат: Спосіб перетворення аналогових сигналів генератора в логіко-динамічному процесі його синхронізації з мережею з мережею полягає у тому, що до функціональних структур відомих блоків систем синхронізації (вимірювально-перетворюючий та індикації) додають блоки для керування збудження генератора та обертами дизеля: , , та обміну даними з автоматизованим робочим місцем оператора: UA 82749 U (54) СПОСІБ ПЕРЕТВОРЕННЯ АНАЛОГОВИХ СИГНАЛІВ ГЕНЕРАТОРА В ЛОГІКО-ДИНАМІЧНОМУ ПРОЦЕСІ ЙОГО СИНХРОНІЗАЦІЇ З МЕРЕЖЕЮ UA 82749 U , керування якими здійснюється за допомогою мікропроцесорного блока: . UA 82749 U 5 10 15 20 Корисна модель належить до електроенергетики, зокрема до способів, що забезпечують паралельну роботу дизель-генераторів. Відомий спосіб синхронізації генератора з мережею по напрузі і частоті [Бекіров Е.А. Патент № 56708 А "Пристрій синхронізації генератора з мережею по напрузі і частоті" від 15.05.2003], який реалізується за допомогою пристрою, що містить синхронізатор живильної напруги, задавальний генератор, дільник частоти і RS-тригер. Недоліками пристрою є відсутність можливості керування збудженням генератора та обертами привідного двигуна; неможливість дистанційного керування пристроєм. Найбільш близьким до способу, що заявляється, по технічній суті і результату, що досягається, і вибраним як прототип є спосіб, який реалізується за допомогою мікропроцесорного пристрою синхронізації генератора з мережею АС-М [Овчаренко Н.И. Микропроцессорная автоматика синхронных генераторов и компенсаторов / Овчаренко Н.И. М.: НТФ "Энергопрогресс", "Энергетик", 2004. - С. 21-28], що містить вимірювальноперетворюючий, виконавчий та обчислюючий блоки. Недоліками прототипу є відсутність зв'язку з автоматизованим робочим місцем оператора, а також можливості зміни умов синхронізацій, якщо пристрій вже почав процес підготовки генератора до включення на паралельну роботу. Корисною моделлю поставлена задача розробки способу перетворення аналогових сигналів генератора в логіко-динамічному процесі його синхронізації з мережею. Вирішується поставлена задача тим, що у заявленому способі за допомогою першої функціональної структури трансформатора      f1  UAм UAм UAм 0   f1  UAм UAм  UAм  та другої функціональної структури трансформатора    UAг   f2  UAг UAг  UAг     f2  UAг UAг виконують перетворення аналогового сигналу напруги мережі 25 сигналу напруги генератора    U Aм 0  та аналогового U Aг  фази "А" в аналогові сигнали зменшеної амплітуди  U Aм та  U Aг , які за допомогою функціональних структур першого порогового елемента f1 пэ  та першого випрямляча f1 UA у відповідності до аналітичної структури вигляду: а також за допомогою функціональних структур другого порогового елемента 30 f2 пэ  та  другого випрямляча f2  UAг у відповідності до аналітичної структури вигляду: f1 пэ  та f2 пэ  порівняння аналогових сигналів напруги та  U Aг з вхідною опорною напругою Uп та формують виконують в порогових елементах  зменшеної амплітуди  U Aм    перетворений аргумент напруги U j T 35 A з періодом, рівним періоду напруги фази "А", а за допомогою функціональних структур випрямлячів f1  UAм та f2 UAг формують додатні аргументи аналогових сигналів  U Aм та  U Aм , після чого у відповідності до аналітичної структури вигляду: 1 UA 82749 U та у відповідності до аналітичної структури вигляду: f1 C   та f 2 C   , та f 2 R1 / R 2  , низькочастотних фільтрів f1 R / C та f 2 R / C  за допомогою послідовних функціональних структур інтеграторів 5 дільників напруги f1 R1 / R 2  формують інформаційний аргумент аналогового сигналу напруги у відповідності до аналітичного виразу вигляду: 10   U Ам  мк та U Аг  мк , що , подають до відповідного функціонального зв'язку функціональної структури аналогоцифрового перетворювача f1 АЦП мікроконтролера f1 MK , в якому f1 АЦП реалізовано з  процедурою послідовного  наближення  структури   інформаційних попередньо введеної структури інформаційних аналогових сигналів  сигналів U   до U , при цьому індикацію j ОП j виконують шляхом створення функціональних зв'язків між функціональною структурою мікроконтролера f1 MK за допомогою структур цифрових сигналів U інд , Uвиб інд та  15    UдU, f , , д.с. та функціональними структурами демультиплексора f1 Demux  та регістрів зсуву f1 Shift  , при цьому в останніх формують аналогові сигнали для візуального  контролю за допомогою світлодіодів-індикаторів кута зсуву між фазами напруг мережі та генератора Uсв  , різниці їхніх напруг та частот Uсв U, f , стану керуючих дискретних входів 20    Uсв д.с. , в  результаті вхідний аргумент    U Aг 0  фази "А" перетворюють у відповідності до математичної моделі вигляду: , а аналоговий сигнал напруги мережі математичної моделі вигляду:  2 U Aм  перетворюють у відповідності до UA 82749 U . U  T При цьому після подачі аналогових сигналів сигналів 5  U Ам та  j Aм U  T та j Aг та подачі аналогових U Аг на відповідні вхідні зв'язки функціональної структури мікроконтролера f1 MK  у відповідності до аналітичного виразу вигляду: за допомогою функціональної структури селектора каналу f1 Mux  здійснюють послідовну  U Ам та   U Аг на функціональний вхідний зв'язок аналогоцифрового перетворювача f1 АЦП , а з нього інформаційні аргументи структури аналогових подачу аналогових сигналів 10 сигналів подають на перший інформаційний вхід функціональної структури обчислюючого ядра мікроконтролера f1 Core , одночасно з цим аналогові сигнали допомогою функціональної структури переривань таймера-лічильника Aм та U  T j Aг за f1 CT  для формування структури цифрових сигналів, які відповідають   Aм та U  T j Aг та які також надходять до другого інформаційного входу функціональної структури обчислюючого ядра мікроконтролера f1 Core , в якому у відповідності до попередньо введеної процедури перетворення вхідних аргументів формують інформаційні аналогові сигнали та подають їх до функціональної структури драйвера портів f1 Port :    20 T j f1 Int  подають на функціональну структуру періоду "Т" повторення аналогових сигналів U j T 15 U   а також формують аргумент аналогового сигналу та подають його до функціональної структури послідовного порту f1 USART :   , 3 UA 82749 U при цьому з вихідних функціональних зв'язків функціональної структури драйвера портів f1 Port  інформаційні аналогові сигнали мп відповідності до аналітичного виразу вигляду:  U ЗГ , СЗ  U1 , та мп  U ЗГ , СЗ  U2 у та у відповідності до аналітичного виразу вигляду: 5 f1 ОУ  та f 2 ОУ  , а потім на подають на функціональні структури підсилювачів f1   та f 2   , за допомогою яких формують аргументи аналогових сигналів з часовими послідовностями СЗ  U  1  та СЗ  U  1  , при цьому  ЗГ  ЗГ функціональні логічні структури 10  аналогові сигнали з часовими послідовностями з виходів функціональних структур f1 СЗ     та f2 СЗ  подають до функціонального вхідного зв'язку керування n 0  відповідної тиристорної   структури f A C p  n 0  n , в яких на функціональний енергетичний зв'язок аналоговий сигнал однієї з фаз напруги мережі   подають U A C sint  , при цьому тиристорні структури f A C p  n 0  n формують аналогові вихідні енергетичні напруги 15 p UСг  генератора, одночасно з цією процедурою аргументи  мк U Aг  ,  UОД а  UBг  та мк  UОД у відповідності до аналітичного виразу вигляду: f3 ОУ  та f 4 ОУ  , а потім до подають до функціональних структур підсилювачів   функціональних логічних структур f 3  20 f 4   , за допомогою яких формують аргументи аналогових сигналів з часовими послідовностями допомогою функціональних структур зв'язки функціональної структури обертів дизеля 25 та    f3 СЧ f1   Т СЧ  UОД 3  та СЧ  UОД 3  та які за  та f СЧ  надходять на функціональні вхідні  Т 4   ОД , за допомогою якої виконують зміну частоти    , а також у відповідності до аналітичного виразу вигляду:  аргумент напруги мк  UЗА подають до функціональної структури f5 ОУ  , а потім до функціонального вхідного керуючого зв'язка логічної структури f 5   , при цьому на її функціональний енергетичний зв'язок подають енергетичний аргумент трьох фаз генератора 4 UA 82749 U  UACг та формують функціональної  5 структури U A C г  1  та генератора  енергетичний  паралельного  U  підключення A Cг 1  , за допомогою енергетичних  f1  який аргументів U A C  0 м формує загальний енергетичний аргумент мережі та UA Cг 1   UA C 0 м , при цьому аргументи аналогових сигналів та пк  UД вихідного зв'язку функціональної структури послідовного порту відповідності до аналітичного виразу мк  U Д f1 USART  у вигляду: подають на функціональні вхідні зв'язки функціональної структури перетворювача інтерфейсів f1 USART  RS  485 для формування інформаційних сигналів обміну даними з автоматизованим робочим місцем оператора. Використання запропонованого технічного рішення дозволить віддалено здійснювати керування та моніторинг процесу підготовки генератора до включення на паралельну роботу з мережею, що зменшить час, який витрачається на виконання синхронізації генератора з мережею, на 50 %.  10 аргумент  15 ФОРМУЛА КОРИСНОЇ МОДЕЛІ Спосіб перетворення аналогових сигналів генератора в логіко-динамічному процесі його синхронізації з мережею, в якому за допомогою першої функціональної структури 20 трансформатора:     f1  UAм  UAм   UAм 0   f1  UAм  UAм   UAм  та другої функціональної структури трансформатора:  UAг   f 2 U   Aг    f 2  UAг  UAг  UAг   UAг виконують перетворення аналогового сигналу напруги мережі 25 сигналу напруги генератора    U Aм  0  та аналогового U Aг  фази "А" в аналогові сигнали зменшеної амплітуди  U Aм та  U Aг , які за допомогою функціональних структур першого порогового елемента f1пэ  та першого випрямляча f1  U A у відповідності до аналітичної структури вигляду:   а також за допомогою функціональних структур другого порогового елемента f2 пэ та другого 30 випрямляча  f 2  UAг у відповідності до аналітичної структури вигляду, ,   виконують в порогових елементах f1 пэ зменшеної амплітуди    та f2 пэ  порівняння аналогових сигналів напруги  U Aм та  U Aг з вхідною опорною напругою U п та формують 5 UA 82749 U перетворений аргумент напруги U  T j A з періодом, рівним періоду напруги фази "А", а за f1  UAм та f 2  U Aг формують додатні допомогою функціональних структур випрямлячів аргументи аналогових сигналів структури вигляду: 5  U Aм та  U Aм , після чого у відповідності до аналітичної та у відповідності до аналітичної структури вигляду:   та f 2 C   , дільників f1R / C та f2 R / C формують за допомогою послідовних функціональних структур інтеграторів f1 C   напруги f1 R 1 / R 2 10    та f2 R1 / R2 , низькочастотних фільтрів  інформаційний аргумент аналогового сигналу напруги відповідності до аналітичного виразу вигляду: U Ам  мк та  U Аг  мк , що у подають до відповідного функціонального зв'язку функціональної структури аналого-цифрового перетворювача f1 АЦП мікроконтролера f1 MK , в якому f1 АЦП реалізовано з процедурою  15     послідовного наближення структури інформаційних сигналів структури інформаційних аналогових сигналів  U  до попередньо введеної U , при цьому індикацію виконують шляхом j ОП j   створення функціональних зв'язків між функціональною структурою мікроконтролера f1 MK за допомогою структур цифрових сигналів 20 U інд , U  виб  інд  UдU, f , , д.с. та та регістрів зсуву f1Shift  , при та  функціональними структурами демультиплексора f1 Demux цьому в останніх формують аналогові сигнали для візуального контролю за допомогою світлодіодів-індикаторів кута зсуву між фазами напруг мережі та генератора Uсв  , різниці їхніх напруг та частот Uсв U, f  , стану керуючих дискретних входів Uсв д.с. , в результаті вхідний аргумент вигляду:  UAг 0  фази "А" перетворюють у відповідності до математичної моделі 25 а аналоговий сигнал напруги мережі моделі вигляду:  , UAм  перетворюють у відповідності до математичної 6 UA 82749 U   який відрізняється тим, що після подачі аналогових сигналів U j аналогових сигналів   U Ам та T Aм ,   та U j T Aг та подачі на відповідні вхідні зв'язки функціональної структури U Аг мікроконтролера f1MK у відповідності до аналітичного виразу вигляду: 5 за допомогою функціональної структури селектора каналу f1Mux здійснюють послідовну подачу аналогових сигналів 10   U Ам та на функціональний вхідний зв'язок аналого U Аг цифрового перетворювача f1АЦП , а з нього інформаційні аргументи структури аналогових сигналів подають на перший інформаційний вхід функціональної структури обчислюючого ядра мікроконтролера f1Core , одночасно з цим аналогові сигнали U jT Aм та U j T Aг за допомогою     функціональної структури переривань f1Int подають на функціональну структуру таймералічильника f1CT для формування структури цифрових сигналів, які відповідають періоду "Т" повторення аналогових сигналів 15 20 U  T j Aм U  T та j Aг та які також надходять до другого інформаційного входу функціональної структури обчислюючого ядра мікроконтролера f1Core , в якому у відповідності до попередньо введеної процедури перетворення вхідних аргументів формують інформаційні аналогові сигнали та подають їх до функціональної структури драйвера портів f1Port  : , а також формують аргумент аналогового сигналу та подають його до функціональної структури послідовного порту f1USART  : , при цьому з вихідних функціональних зв'язків функціональної структури драйвера портів f1Port  інформаційні аналогові сигнали мп  U ЗГ , СЗ  U1 , та аналітичного виразу вигляду: 7 мп  U ЗГ , СЗ  U2 у відповідності до UA 82749 U та у відповідності до аналітичного виразу вигляду: 5 подають на функціональні структури підсилювачів f1ОУ  та f2 ОУ  , а потім на функціональні логічні структури f1  та f2  , за допомогою яких формують аргументи аналогових сигналів з часовими послідовностями СЗ  U ЗГ 1  та СЗ  U ЗГ 1  , при цьому аналогові сигнали з     часовими послідовностями з виходів функціональних структур f1 СЗ  функціонального вхідного зв'язку керування n0  відповідної та f2 СЗ  подають до тиристорної структури fA C p  n0  n , в яких на функціональний енергетичний зв'язок p  подають аналоговий сигнал 10  однієї з фаз напруги мережі UA C sint  , при цьому тиристорні структури fA C p  n0  n формують аналогові вихідні енергетичні напруги одночасно з цією процедурою аргументи мк  UAг  ,  U ОД та мк  UBг  та  UСг  генератора,  U ОД у відповідності до аналітичного виразу вигляду: 15 подають до функціональних структур підсилювачів f3 ОУ  та f4 ОУ  , а потім до функціональних логічних структур f3  та f4  , за допомогою яких формують аргументи аналогових сигналів з часовими послідовностями СЧ  U ОД  3  та СЧ  U ОД  3  та які за допомогою функціональних Т Т структур f3  СЧ  та f4  СЧ  надходять на функціональні вхідні зв'язки функціональної      структури f1 20         ОД , за допомогою якої виконують зміну частоти обертів дизеля      , а також у відповідності до аналітичного виразу вигляду: аргумент напруги 25  мк  UЗА подають до функціональної структури f5 ОУ  , а потім до функціонального вхідного керуючого зв'язка логічної структури f5  , при цьому на її функціональний енергетичний зв'язок подають енергетичний аргумент трьох фаз генератора  UA  C г та формують енергетичний аргумент  UA Cг 1 , який за допомогою функціональної    структури паралельного підключення f1 енергетичних аргументів формує загальний енергетичний аргумент мережі та генератора 8   UA C г 1 та UA  C г 1    UA  C 0 м UA  C 0 м , при UA 82749 U цьому аргументи аналогових сигналів мк  UД та пк  UД вихідного зв'язку функціональної структури послідовного порту f1USART  у відповідності до аналітичного виразу вигляду: 5 подають на функціональні вхідні зв'язки функціональної структури перетворювача інтерфейсів f1USART  RS  485 для формування інформаційних сигналів обміну даними з автоматизованим робочим місцем оператора. Комп’ютерна верстка Г. Паяльніков Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 9