Приймальний вузол системи безпровідного зв’язку (варіанти) та спосіб обробки прийнятого сигналу у такій системі
Формула / Реферат
1. Приймальний вузол системи безпровідного зв'язку, який включає:
- перший буфер, призначений оперативно приймати і зберігати оцифровані зразки, що мають численні екземпляри прийнятого сигналу, і
- процесор даних, з'єднаний з першим буфером і призначений оперативно добувати різні сегменти оцифрованих зразків з першого буфера, і кожний добутий сегмент має один з екземплярів сигналу, причому процесор даних крім того призначений оперативно обробляти два або більше добутих сегменти в різні проміжки часу також відповідним сегментом згортаючої послідовності запрограмованим в процесорі даних, щоб сформувати корельовані зразки.
2. Приймальний вузол за п. 1, який відрізняється тим, що додатково має контролер, з'єднаний з процесором даних і призначений оперативно виконувати диспетчеризацію задач для процесора даних і обробляти сигнальні дані від процесора даних.
3. Приймальний вузол за п. 2, який відрізняється тим, що контролер призначений для безпосередньої оперативної обробки добутих сегментів оцифрованих зразків.
4. Приймальний вузол за п. 2, який відрізняється тим, що контролер має призначення оперативно виконувати пілотну обробку і стеження за часом для кожного екземпляра сигналу, що проходить обробку.
5. Приймальний вузол за п. 2, який відрізняється тим, що контролер має призначення оперативно виявляти блокування кожного з екземплярів сигналу, що проходить обробку.
6. Приймальний вузол за п. 2, який відрізняється тим, що контролер має призначення оперативно виконувати стеження за частотою оцифрованих зразків.
7. Приймальний вузол за п. 1, який відрізняється тим, що додатково має приймач, призначений оперативно приймати численні екземпляри сигналу для формування оцифрованих зразків.
8. Приймальний вузол за п. 1, який відрізняється тим, що процесор даних має корелятор, призначений оперативно згортати добуті сегменти оцифрованих зразків відповідними сегментами псевдошумових (ПШ) згортаючих послідовностей для формування корельованих зразків, причому корельовані зразки включають корельовані зразки від зазначених двох або більше сегментів, що обробляються також сегментом згортаючої послідовності.
9. Приймальний вузол за п. 8, який відрізняється тим, що процесор даних додатково має демодуляцію символів і об'єднувач, з'єднані з корелятором і призначені оперативно приймати і обробляти корельовані зразки для формування оброблених символів.
10. Приймальний вузол за п. 8, який відрізняється тим, що процесор даних додатково має накопичувач, з'єднаний з корелятором і призначений оперативно приймати і обробляти корельовані зразки для формування накопичених результатів.
11. Приймальний вузол за п. 9, який відрізняється тим, що процесор даних додатково має другий буфер, з'єднаний з демодуляцією символів і об'єднувачем і призначений оперативно зберігати оброблені символи.
12. Приймальний вузол за п. 8, який відрізняється тим, що корелятор має групу з К перемножувачів, призначених оперативно одночасно згортати групи до К комплексних оцифрованих зразків.
13. Приймальний вузол за п. 12, який відрізняється тим, що корелятор додатково має групу з К суматорів, з'єднаних з групою К перемножувачів, причому кожний суматор призначений оперативно приймати і складати пари зразків від двох перемножувачів.
14. Приймальний вузол за п. 8, який відрізняється тим, що корелятор має інтерполятор, призначений оперативно приймати і інтерполювати згорнуті зразки, щоб згенерувати інтерпольовані зразки, які формуються як корельовані зразки.
15. Приймальний вузол системи безпровідного зв'язку, який має:
- перший буфер, призначений оперативно приймати і зберігати оцифровані зразки з певною частотою надходження зразків, і
- процесор даних, з'єднаний з першим буфером і призначений оперативно добувати сегменти оцифрованих зразків з першого буфера, і обробляти добуті сегменти певною групою значень параметрів, базуючись на частоті тактування обробки, яка є вищою за частоту надходження зразків, і процесор даних має корелятом, призначений оперативно згортати добуті сегменти оцифрованих зразків відповідними сегментами псевдошумових (ПШ) згортаючих послідовностей для формування корельованих зразків, а корелятор має інтерполятор, призначений оперативно приймати і інтерполювати згорнуті зразки, щоб згенерувати інтерпольовані зразки, які формуються як корельовані зразки, причому інтерполятор має одну або більше пар масштабувальних елементів, кожний з яких призначений оперативно приймати і масштабувати відповідні згорнуті зразки певним коефіцієнтом підсилення для генерування масштабованих зразків, і один або більше суматорів, кожний з яких з'єднаний з відповідною парою масштабувальних елементів і призначений оперативно приймати і складати масштабовані зразки від пар масштабувальних елементів для генерування інтерпольованих зразків.
16. Приймальний вузол за п. 9, який відрізняється тим, що демодуляція символів і об'єднувач включають елемент видалення покриття, призначений оперативно приймати корельовані символи і видаляти з них один або більше кодів розділення смуги частот на окремі канали для формування символів без покриття.
17. Приймальний вузол за п. 16, який відрізняється тим, що коди розділення смуги частот на окремі канали є кодами Уолша з довжиною, яка може бути програмована і визначається однією з груп значень параметрів.
18. Приймальний вузол за п. 16, який відрізняється тим, що елемент видалення покриття втілений L-стадійним елементом швидкого перетворення Адамара (ШПА).
19. Приймальний вузол за п. 18, який відрізняється тим, що елемент ШПА має призначення оперативно приймати і обробляти синфазні і квадратурні корельовані зразки у перемежованих циклах синхронізації.
20. Приймальний вузол за п. 18, який відрізняється тим, що елемент ШПА має призначення оперативно видаляти покриття з одного або більше символів Уолша довжиною 1,2,4,8, 16, 32, 64 або 128.
21. Приймальний вузол за п. 16, який відрізняється тим, що демодуляція символів і об'єднувач додатково мають пілотний демодулятор, з'єднаний з елементом видалення покриття і призначений оперативно демодулювати символи без покриття з пілотними символами для формування демодульованих символів.
22. Приймальний вузол за п. 21, який відрізняється тим, що демодуляція символів і об'єднувач додатково мають накопичувач символів, з'єднаний з пілотною демодуляцією і призначений оперативно накопичувати демодульовані символи від багатьох екземплярів сигналу для формування оброблених символів.
23. Приймальний вузол за п. 11, який відрізняється тим, що другий буфер має призначення оперативно подавати оброблені символи для елемента подальшої обробки сигналу командою виводу, що відрізняється від команди вводу тим, що забезпечує усунення перемежовування оброблених символів.
24. Приймальний вузол за п. 23, який відрізняється тим, що другий буфер має щонайменше дві секції, одна з яких призначена оперативно зберігати оброблені символи для поточного пакета, що обробляється, а друга - оперативно зберігати оброблені символи для попереднього обробленого пакета, що формується елементом подальшої обробки сигналу.
25. Приймальний вузол за п. 10, який відрізняється тим, що накопичувач має призначення оперативно накопичувати корельовані зразки на запрограмованому часовому інтервалі для формування оцінок пілот-сигналу.
26. Приймальний вузол за п. 10, який відрізняється тим, що накопичувач має сукупність накопичуваних елементів, кожний з яких призначений оперативно формувати оцінку пілот-сигналу для зазначених різних часових зсувів.
27. Приймальний вузол за п. 2, який відрізняється тим, що контролер має призначення оперативно задавати значення тактовому скінченному автомату для кожного екземпляра сигналу, що проходить обробку.
28. Приймальний вузол за п. 27, який відрізняється тим, що тактовий скінченний автомат має систему стеження за часом, призначену простежувати проходження екземпляра сигналу під час обробки.
29. Приймальний вузол за п. 2, який відрізняється тим, що контролер має призначення оперативно приймати сигнал і ініціювати обробку сегментів оцифрованих зразків у відповідь на прийнятий сигнал тактової частоти.
30. Приймальний вузол за п. 29, який відрізняється тим, що генерування сигналу тактової частоти базується на значенні порівняння, надісланого контролером.
31. Приймальний вузол за п. 29, який відрізняється тим, що сигнал тактової частоти вказує певну кількість оцифрованих зразків, що зберігались у першому буфері.
32. Приймальний вузол за п. 2, який відрізняється тим, що оцифровані зразки вибрані згідно з частотою надходження зразків, причому процесор даних працює з частотою тактування обробки, яка вище за частоту надходження зразків і частота надходження зразків не синхронізована з часом обробки.
33. Приймальний вузол за п. 2, який відрізняється тим, що додатково має мікроконтролер, з'єднаний з контролером і призначений оперативно приймати диспетчеризовані задачі і генерувати набір сигналів контролю для керування операціями першого буфера і процесора даних для виконання диспетчерських задач.
34. Приймальний вузол за п. 33, який відрізняється тим, що мікроконтролер має призначення оперативно задавати значення скінченному автомату задач для кожної задачі, що обробляється.
35. Приймальний вузол системи безпровідного зв'язку, який має:
- перший буфер, призначений оперативно приймати і зберігати оцифровані зразки з певною частотою надходження зразків,
- процесор даних, з'єднаний з першим буфером і призначений оперативно добувати сегменти оцифрованих зразків з першого буфера і обробляти кожний з добутих сегментів згідно з конкретним набором значень параметрів, і робота процесора даних базується на частоті тактування обробки, яка вища за частоту надходження зразків,
- контролер, з'єднаний з процесором даних і призначений оперативно виконувати диспе-тчеризацію задач для процесора даних і обробляти сигнальні дані від процесора даних, і
- мікроконтролер, з'єднаний з контролером і призначений оперативно приймати диспет-черизовані задачі і генерувати набір сигналів контролю, щоб керувати операціями першого буфера, і
- процесор даних, щоб виконувати диспетчеризовані задачі, причому мікроконтролер має набір регістрів-засувок, призначених оперативно фіксувати диспетчеризовану задачу і одне або кілька значень параметрів, що застосовуються для цієї задачі,
- щонайменше один лічильник, кожний з яких з'єднаний з відповідним регістром-засувкою і призначений оперативно формувати індикативний сигнал, базуючись на значенні, збереженому у регістрі-засувці, і
- встановлюючий послідовність контролер, призначений оперативно приймати щонайменше один індикативний сигнал і диспетчеризовану задачу і генерувати набір сигналів контролю.
36. Приймальний вузол за п. 1, який відрізняється тим, що додатково має інтерфейс даних, з'єднаний з першим буфером і призначений оперативно приймати оцифровані зразки, відкидати зайві зразки і компонувати зразки у слова, придатні для надійного зберігання у буфері.
37. Приймальний вузол за п. 1, який відрізняється тим, що слово з 32 бітів або більше записується у перший буфер і зчитується з першого буфера при кожному доступі к буферу.
38. Приймальний вузол за п. 1, який відрізняється тим, що перший буфер має призначення оперативно зберігати два або більше пакетів оцифрованих зразків.
39. Приймальний вузол за п. 1, який відрізняється тим, що оцифровані зразки прийняті і збережені у першому буфері мають ПШ зразки.
40. Приймальний вузол за п. 1, який відрізняється тим, що оцифровані зразки вибираються по частоті надходження зразків, причому процесор даних працює з частотою тактування обробки, яка щонайменше у 10 разів перевищує частоту надходження зразків.
41. Приймальний вузол за п. 1, який відрізняється тим, що приймальний вузол сконфігуровано для роботи системи багатостанційного доступу з кодовим розділенням каналів з високою швидкістю передачі даних.
42. Приймальний вузол системи безпровідного зв'язку, який має:
- приймач, який призначений оперативно приймати численні екземпляри переданого сигналу для формування оцифрованих зразків,
- перший буфер, з'єднаний з приймачем і призначений оперативно приймати та зберігати оцифровані зразки,
- процесор даних, з'єднаний з першим буфером і призначений оперативно добувати різні сегменти оцифрованих зразків з першого буфера, і кожний з добутих сегментів має один з екземплярів сигналу, причому процесор даних крім того призначений оперативно обробляти два або більше добутих сегменти в різні проміжки часу також відповідним сегментом згортаючої послідовності, запрограмованої в процесорі даних для формування корельованих зразків.
43. Спосіб обробки прийнятого сигналу у системі безпровідного зв'язку, який включає:
- прийом, обробку та оцифровування численних екземплярів сигналу переданого сигналу для формування оцифрованих зразків,
- буферування оцифрованих зразків у першому буфері,
- добування різних сегментів оцифрованих зразків з першого буфера, кожний з яких має один з екземплярів сигналу, і
- обробку двох або більше добутих сегментів в різні проміжки часу процесором даних, запрограмованим на відповідний сегмент згортаючої послідовності для формування корельованих зразків.
44. Спосіб за п. 43, який відрізняється тим, що обробка екземплярів сигналу включає згортання добутих сегментів оцифрованих зразків відповідними сегментами псевдошумових (ПШ) згортаючих послідовностей для формування корельованих зразків, які мають корельовані зразки від зазначених двох або більше сегментів оброблених також сегментом згортаючої послідовності.
45. Спосіб за п. 44, який відрізняється тим, що обробка, крім того, включає видалення покриття з одного або більше кодів розділення смуги частот на окремі канали у корельованих зразках для формування символів без покриття.
46. Спосіб за п. 45, який відрізняється тим, що обробка, крім того, включає демодулювання символів без покриття з пілотними символами для формування демодульованих символів.
47. Спосіб за п. 46, який відрізняється тим, що обробка, крім того, включає накопичення демодульованих символів від численних екземплярів сигналу для формування оброблених символів.
48. Спосіб за п. 43, який відрізняється тим, що оцифровані зразки приймаються, обробляються та оцифровуються по частоті надходження зразків, причому екземпляри сигналу обробляються процесором даних з частотою тактування обробки, вищою за частоту надходження зразків, яка не синхронізована з тактуванням обробки, який крім того включає:
- стеження за частотою надходження елементарних сигналів оцифрованих зразків і
- формування сигналу, який використовується для запису оцифрованих зразків у перший буфер, починаючи з призначених місць.
49. Спосіб за п. 43, який відрізняється тим, що обробка екземплярів сигналу включає:
- згортання добутих сегментів оцифрованих зразків відповідними сегментами псевдошумових (ПШ) згортаючих послідовностей для формування корельованих зразків, які включають корельовані зразки від зазначених двох або більше сегментів, оброблених також сегментом згортаючої послідовності,
- видалення покриття з одного або більше кодів розділення смуги частот на окремі канали у корельованих зразках для формування символів без покриття,
- демодулювання символів без покриття з пілотними символами для формування демодульованих символів, і
- накопичення демодульованих символів від численних екземплярів сигналу для формування оброблених символів.
50. Приймальний вузол за п. 1, який відрізняється тим, що додатково має контролер, який має систему стеження за часом, призначену простежувати проходження одного з екземплярів сигналу, і крім того сконфігурований так, щоб генерувати часові зсуви, які використовуються для добування оцифрованих зразків в першому буфері, який містить зазначений один з екземплярів сигналу у відповідь системі стеження за часом.
51. Приймальний вузол за п. 1, який відрізняється тим, що процесор даних крім того сконфігуровано так, щоб когерентно об'єднувати корельовані зразки від зазначених двох або більше сегментів для генерування оброблених символів.
52. Приймальний вузол системи безпровідного зв'язку, який має:
- буфер, призначений оперативно приймати і зберігати оцифровані зразки, які мають численні екземпляри прийнятого сигналу,
- контролер, який має систему стеження за часом, призначену оперативно простежувати проходження одного з екземплярів сигналу, і крім того сконфігурований так, щоб генерувати часові зсуви, що відповідають зазначеному одному з екземплярів сигналу, і
- процесор даних, з'єднаний з буфером і призначений оперативно добувати сегменти оцифрованих зразків з буфера, причому певний сегмент оцифрованих сигналів добувається для зазначеного одного з екземплярів сигналу, визначеному по часовому зсуву згенерованому контролером.
Текст
Винахід стосується передачі даних, зокрема, способу і пристрою для ефективної обробки прийнятого сигналу у системі зв'язку. У типовій системі зв'язку дані обробляються у передавальному вузлі, модулюються, піддаються попередній обробці і передаються до приймального вузла. Обробка даних може включати, наприклад, форматування даних у певний кадровий формат, кодування форматованих даних для забезпечення виявлення/корекції помилок у приймальному вузлі, каналізацію (тобто покриття) кодованих даних, розширення каналізованих даних на смугу частот системи тощо. Обробка даних звичайно визначається системою або відповідним стандартом. У приймальному вузлі переданий сигнал, приймається, піддається попередній обробці, демодулюється і піддається цифровій обробці для одержання переданих даних. Обробку у приймальному вузлі є комплементарною до обробки, що виконується у передавальному вузлі, і може включати, наприклад, згортання прийнятого сигналу, зняття покриття з згорнутих зразків для одержання символів без покриття, декодування цих символів тощо. Внаслідок багатошляховості і інших яви щ переданий сигнал може досягти приймального вузла багатьма шляхами проходження. Для підвищення ефективності приймальному вузлу звичайно надають здатність обробляти багато (найсильніших) зразків прийнятого сигналу. Для виконання необхідної обробки сигналу деякі звичайні приймальні вузли обладнують різними оброблювальними елементами, кожний з яких має побудову, що дозволяє йому виконувати певну функцію. Наприклад, приймальний вузол може мати пошуковий елемент і кілька елементів для обробки даних. Пошуковий елемент веде пошук сильних зразків сигналу при прийомі, а елементи обробки даних мають призначення обробляти окремі зразки сигналу достатньої довжини. Використання множинних паралельних елементів обробки ускладнює схему і підвищує її вартість. Елементи обробки звичайно мають постійну будову без здатності до програмування (наприклад, для обробки прийнятого сигналу згідно з різними групами параметрів, наприклад, для обробки пілот-сигналів, пошуку сигналів і демодуляції даних). Кількість зразків сигналу, що можуть оброблятись, обмежується кількістю застосованих елементів обробки. Для спрощення деякі інші приймальні вузли будують з кількома паралельними вхідними каскадами, з'єднаними з спільним процесором шляхових даних. Кожний вхідний каскад виконує часткову обробку (наприклад, згортання і усунення покриття) призначеного зразка сигналу. Спільний процесор шляхових даних виконує решту операцій обробки (наприклад, демодуляцію з обчисленням енергії пілот-сигналу тощо) частково оброблених даних. Лише обмежена кількість зразків сигналу може бути оброблена, що визначається кількістю встановлених вхідних каскадів. Програмування звичайно не передбачається. Для користувацького терміналу здатність обробляти багато зразків прийнятого сигналу може поліпшити якість роботи. У базовій станції багато зразків сигналу від багатьох користувачів звичайно обробляються одночасно, що додатково зумовлює потребу у ефективних способах обробки сигналів. Здатність обробляти сигнали для багатьох користувачів з використанням невеликої кількості елементі обробки є бажаною як з економічної, так і з технічної точок зору, що зумовлюється різними причинами, наприклад, вищою щільністю плати, меншою кількістю компонентів, нижчою вартістю тощо. Можливість програмувати елементи обробки сигналів є бажаною у системах зв'язку, які можуть передавати дані, використовуючи різні значення параметрів (наприклад, каналізаційні коди різної довжини) залежно від таких факторів, як, наприклад, швидкість передачі даних. Отже, бажано мати способи ефективної обробки сигналів у системах зв'язку. Винахід стосується елегантної схеми демодулятора, яка має численні переваги над звичайними схемами. Згідно з певними втіленнями винаходу, передбачено процесор даних, призначений виконувати численні обчислювально інтенсивні операції, і контролер для виконання решти задач, необхідних для обробки (тобто демодуляції) прийнятого сигналу. Така архітектура дозволяє контролеру виконувати обробку багатьох зразків сигналу і одночасно обслуговувати бага тьох користувачів. У певних схемах може бути передбачений мікроконтролер для "мікрокерування" процесором даних і звільнення контролера від деяких функцій керування, пов'язаних з упорядковуванням роботи процесора на нижчому рівні. Ці структурні особливості дозволяють одержати спрощену стр уктур у з е фективністю, кращою, ніж у звичайних схемах. Процесор даних і контролер можуть працювати з таймером обробки, несинхронізованим з надходженням зразків і звичайно швидшим за частоту їх надходження. Швидший таймер обробки дозволяє обробляти більше екземплярів сигналу без додаткового ускладнення схеми і дозволяє узгоджувати швидкість обробки з частотою таймера. Процесор даних може також обробляти дані, базуючись на програмованих значеннях параметрів, що підвищує гнучкість і функціональність. Програмованими можуть бути, наприклад, часовий інтервал пошуку, каналізаційні коди (Уолша), часовий зсув та ін. Крім того, у процесорі даних може елементи обробки . можуть бути спільними для зниження складності схеми і вартості. Одним з втілень винаходу є приймальний вузол, призначений для використання у користувацькому терміналі або у базовій станції (БС) системи безпровідного зв'язку (наприклад, системи з паралельним доступом і кодовим ущільненням каналів (ПДКУ-CDMA)). Приймальний вузол включає перший буфер, з'єднаний з процесором даних. Цей буфер приймає і зберігає цифровані зразки, що надходять з певною швидкістю, і може також зберігати псевдошумові (ПШ) зразки для згортання цифрованих зразків. Процесор даних відбирає сегменти цифрованих зразків з першого буфера і обробляє їх згідно з певним набором значень параметрів і згідно з таймером обробки, частота якого перевищує (у 10 або більше разів) частоту елементів коду. Відбір з першого буфера і обробка множинних сегментів цифрованих зразків дозволяє обробляти багато екземплярів прийнятого сигналу. Приймальний вузол звичайно включає також приймач і контролер. Приймач приймає і обробляє переданий сигнал для формування цифрованих зразків. Контролер виконує диспетчеризацію задач для процесора даних і обробляє сигнальну інформацію від процесора даних. Процесор даних може включати корелятор, демодуляцію символів з об'єднувачем, перший накопичувач і другий буфер або їх комбінацію. Корелятор згортає відібрані сегменти цифрованих зразків відповідними сегментами ПШ розширюючих послідовностей для одержання корельованих зразків. Демодуляція символів і об'єднувач приймають і додатково обробляють корельовані зразки для одержання оброблених символів. Другий буфер зберігає оброблені символи і може виконувати зворотне переміжування оброблених символів. У такому випадку другий буфер може бути розділений на дві або більше секцій, одна з яких зберігає оброблені символи поточного пакету, а друга зберігає оброблені символи попереднього пакету. Др угий буфер може також зберігати фракції пакетів. Символи поточного пакету можуть оброблятись в той час, як символи попереднього пакету надсилаються до наступного елемента обробки сигналу. Корелятор може мати згортувач, др угий накопичувач (зразків) і інтерполятор або їх комбінації. Згортувач включає набір К перемножувачів, які одночасно можуть згортати К комплексних цифрованих зразків. Накопичувач зразків включає набір К суматорів, з'єднаних з набором К перемножувачів, причому кожний суматор приймає і складає зразки від відповідного набору перемножувачів. Інтерполятор приймає і інтерполює згорнуті зразки для генерування інтерпольованих зразків. Демодуляція символів і об'єднувач можуть включати елемент видалення покриття, пілотний демодулятор і третій накопичувач (символів) або їх комбінацію. Елемент видалення покриття приймає корельовані зразки і видаляє їх покриття одним або кількома каналізаційними кодами для формування символів без покриття. Каналізаційні коди можуть бути кодами Уолша довжиною, яка може бути запрограмована і визначається значеннями параметрів. Пілотний демодулятор демодулює символи без покриття пілотними символами для формування демодульованих символів. Накопичувач символів акумулює демодульовані символи від багатьох екземплярів сигналу для формування оброблених символів. Елемент видалення покриття може бути втілений L-стадійним елементом швидкого перетворення Адамара (ШПА), призначеним оперативно приймати і обробляти фазні і квадратурні корельовані зразки у почергових таймерних циклах. Елемент ШПА може видаляти покриття з одного або більше символів Уолша довжиною 1, 2, 4, 8, 16, 32, 64 або 128, або іншої довжини. Перший накопичувач приймає і обробляє корельовані зразки для одержання акумульованих результатів і може накопичувати корельовані зразки на програмованому часовому інтервалі для одержання оцінок пілотсигналу. Перший накопичувач може включати кілька накопичувальних елементів, кожний з яких формує оцінку пілот сигналу для певного часового зсуву. Частота надходження зразків може бути несинхронізованою з таймером обробки. У такому випадку контролер виконує функції замкненого контур у затримок, який простежує частоту елементів коду цифрованих зразків і формує значення для переустановлення, яке використовується для генерування сигналу, що використовується для запису пакетів цифрових зразків у перший буфер, починаючи з призначеної позиції. Контролер може підтримувати тактовий скінчений автомат для кожного екземпляру сигналу, що обробляється. Кожний такий автомат може обслуговува тись за допомогою DSP (процесором для цифрової обробки сигналів) і може включати контур стеження за часом для (1) стеження за проходженням обробки екземпляром сигналу і (2) формування часового зсуву, що відповідає екземпляру сигналу. Часовий зсув може використовува тись для відбору належного сегмента зразків з першого буфера для обробки. Контролер може також приймати тактовий сигнал, який ініціює обробку сегментів зразків. Тактовий сигнал може бути генерований, базуючись на значенні порівняння, що надходить від контролера. Крім того, приймальний вузол може включати мікроконтролер, який приймає диспетчеровані контролером задачі і генерує набір сигналів контролю для керування операціями елементів приймального вузла. Мікроконтролер може задавати значення скінченому автомату задач для кожної задачі обробки і може включати встановлюючий послідовність контролер, який один або кілька індикаторних сигналів і диспетчеровані задачі і генерувати набір сигналів контролю. Іншим втіленням винаходу є спосіб обробки прийнятого сигналу у системі безпровідного зв'язку. Згідно з цим способом переданий сигнал приймається, обробляється і цифрується для формування цифрованих зразків з певною частотою. Цифровані зразки буферуються у першому буфері і сегменти цифрованих зразків відбираються з першого буфера і обробляються згідно з певним набором значень параметрів, деякі з яких можуть бути програмованими. Обробка базується таймері обробки, який має частоту, ви щу за частоту надходження зразків. Обробка може включати такі комбінації: (1) згортання відібраних сегментів цифрованих зразків відповідними сегментами ПШ згортаючих послідовностей для формування корельованих зразків, (2) видалення покриття з корельованих зразків одним або кількома каналізаційними кодами для формування символів без покриття, (3) демодуляція символів без покриття пілотними символами і (4) накопичення демодульованих символів від багатьох екземплярів сигналу для одержання оброблених символів. Особливості, об'єкти і переваги винаходу де тально розглядаються у наведеному подальшому описі з посиланнями на креслення, у яких: Фіг.1 - спрощена блок-схема системи зв'язку, Фіг.2 - блок-схема типового втілення приймального вузла, придатного для прийому і обробки модульованого сигналу, Фіг.3 - схема формату кадру даних для передачі у прямому каналі згідно с системою ПДКУ високої швидкості передачі (HDR-ВШП), Фіг.4 - блок-схема втілення приймального процесора даних, придатного для використання у обробці передачі даних прямого каналу у системі ПДКУ ВШП, Фіг.5 - блок-схема типового втілення процесора даних згідно з винаходом, Фіг.6А, 6В - схеми запису у буфер і зчитування з буфера зразків даних і запису у буфер і зчитування з буфера зразків ПШ, відповідно. Фіг.6С - блок-схема типового втілення буфер ування даних для приймальних схем Фіг.2, 5 . Фіг.7А - блок-схема типового втілення корелятора процесора даних Фіг.5, Фіг.7В - блок-схема типового втілення перемножувача, здатного виконувати комплексне згортання, Фіг.7С - схема лінійної інтерполяції, Фіг.7D - блок-схема типового втілення інтерполятора, Фіг.8А - блок-схема типового втілення демодулятора символів і об'єднувача процесора даних Фіг.5, Фіг.8В - блок-схема типового втілення елемента швидкого перетворення Адамара (ШПА), Фіг.8С - блок-схема типового втілення пілотного демодулятора, Фіг.9 - блок-схема типового втілення накопичувача, що використовується для обробки даних трафіка, пілотного еталону і інших сигнальних даних, Фіг.10 - блок-схема типового втілення мікроконтролера, який може бути використаний для контролю операцій елементів приймального вузла, і Фіг.11А, 11В - часові діаграми обробки зразків даних процесором даних для часових зсувів, відповідно, 0 і 1,5. Фіг.1 містить спрощену блок-схему обробки сигналу для передачі даних у системі 100 зв'язку. У передавальному вузлі 110 дані надсилаються, звичайно пакетами, від джерела 112 даних до передавального процесора 114 даних, який форматує, кодує і обробляє дані для генерування сигналів модуляційної частоти. Ці сигнали надсилаються до передавача 116, піддаються квадратурній модуляції, фільтруються, підсилюються і перетворюються з підвищенням частоти для формування модульованого сигналу, який передається антеною 118 до одного або кількох приймальних вузлів. У приймальному вузлі 130 переданий сигнал приймається антеною 132 і надсилається до приймача 134, який підсилює сигнал, фільтрує, знижує його частоту, квадратурною демодуляцією перетворює його у модуляційну частоту і цифр ує з формуванням фазного (І) і квадратурного (Q) зразків. Зразки надходять до приймального (Rx) процесора 136 даних, декодуються і обробляються у передавальному вузлі 110. Одержані дані спрямовуються до споживача даних 138. Описана обробка сигналів підтримує передачі даних, повідомлень, голосу, відео та ін. у одному напрямку. Двостороння система зв'язку підтримує двосторонню передачу даних. Однак, обробка сигналу для іншого напрямку не показана для спрощення. Система 100 зв'язку може бути системою ПДКУ або іншою системою паралельного доступу, яка підтримує зв'язок з передачею голосу і даних між користувачами через наземні канали. Використання процедур ПДКУ [описане у патентах США 4 901 307, 5 103 459 і у заявці 08/963 386 на патент США від 3/11/1997 (тепер патент США 6,574,211, виданий 03.06.2003, Паковані та ін..)], включених посиланням. Системи ПДКУ звичайно узгоджуються з одним або кількома стандартами, наприклад, TIA/EIA/IS-95-A ("Стандарт сумісності мобільних і базових станцій для широкосмугових стільникових систем двостороннього зв'язку розширеного спектра"), TIA/EIA/IS-98 ("Рекомендований мінімальний стандарт систем двостороннього зв'язку розширеного спектра для стільникової мобільної станції"), стандартом WCDMA, запропонованим консорціумом "Проект партнерства 3-го покоління" (3GPP) у документах 3G TS 25.211, 3G TS 25.212, 3G TS 25.213 і 3G TS 25.214 і стандартом фізичного рівня ITU-R cdma2000, які включені посиланням. Фіг.2 містить блок-схему втілення приймального вузла 200, придатного для прийому і обробки модульованого сигналу. Приймальний вузол 200 є типовим втіленням приймального вузла 130 (Фіг.1). Модульований сигнал приймається антеною 212 і надсилається до вхідного каскаду 214, де цей сигнал підсилюється, фільтрується, перетворюється з зниженням частоти і квадратурно демодулюється з формуванням сигналу модуляційної частоти, який далі цифрується одним або кількома АЦП з таймером SCLK визначення зразків з формуванням фазного (І) і квадратурного зразків, які надсилаються до схеми 222 інтерфейсу даних. Вхідний каскад 214 і АЦП 216 можуть знаходитись у приймачі 134 (Фіг.1). Залежно від схеми приймального вузла 200, АЦП 216 може формувати зразки ІАЦП і QАЦП з високою частотою згідно з сигналами, прийнятими однією або кількома антенами. Схема 222 інтерфейсу даних може проріджувати (видаляти) зайві зразки, упорядковувати (сортува ти) зразки, що відповідають кожній антені і компонувати зразки у слова, придатні для зберігання у буфері 224. У типовому втіленні кожне слово має 32 біти даних, кожний зразок ІАЦП або ОАЦП має 4 біти даних, а чотири такі пари утворюють кожне слово. Винахід припускає використання слів іншої довжини (наприклад, 16, 24, 128 біт тощо). Коли є наявне слово для зберігання генератор 220 адрес генерує адресу DW_ ADDR для запису, і слово записується у буфер 224 у місце, визначене генерованою адресою. Потім процесор 230 даних відбирає зразки з буфера 224, обробляє їх під керуванням контролера 240 і надсилає оброблені символи до буфера/зворотного переміжувача 234. Процесор даних може послідовно відбирати з буфера/зворотного переміжувача 234 і накопичувати символи з багатьох екземплярів сигналу для одержання акумульованих символів, які потім надсилаються назад до буфера/зворотного переміжувача 234. Коли у буфері/зворотного переміжувачі 234 є символ, готовий до відібрання, генератор 236 генерує адресу SFLADDR для його зчитування, який використовується для надсилання цього символа до декодера 260. Процесор 230 даних може надсилати також оброблені дані сигналу безпосередньо до контролера 240. Декодер 260 декодує демодульовані символи згідно з схемою декодування, комплементарною до схеми кодування, що була використана у передавальному вузлі, і надсилає дані до споживача 262 даних. Процесор 230 даних звичайно має корелятор, накопичувач, демодулятор символів (перемножувач) і об'єднувач, або їх комбінацію, залежно від конкретної схеми процесора. Процесор 230 даних виконує багато функцій, необхідних для демодуляції прийнятих зразків, і може надсилати демодульовані символи безпосередньо до декодера 260 для декодування і оброблені сигнальні дані до контролера 240 для подальшої обробки. Така обробка може включати, наприклад, накопичення пілотного еталону і символів контролю швидкості передачі (КШП) для обробки зворотного каналу і символів контролю потужності для обробки прямого каналу. Контролер 240 може виконувати різні функції, наприклад, фільтрування пілот-сигналів, виявлення задіяних пальців, стеження за часом при обробці кожного екземпляру сигналу, забезпечення часового зсуву для пальців, стеження за частотою (для обробки прямого каналу у віддаленому терміналі) або їх комбінацію. Крім того, контролер керує операціями процесора 230 даних і буфера/зворотного переміжувача 234 для виконання бажаних функцій. У деяких схемах передбачено мікроконтролер 232 для керування операціями процесора 230 даних. У таких схемах мікроконтролер одержує директиви або команди від контролера 240 на виконання певних задач (наприклад, кореляції для одного або кількох пальців), після чого він керує роботою процесора 230 даних і інших вузлів (наприклад, буфера 224, буфера/зворотного переміжувача 234) для виконання цих задач. Мікроконтролер 232 може знизити кількість операцій нагляду для контролера 240 і взаємодій між контролером 240 і іншими елементами, вивільняючи цим контролер 240 і дозволяючи йому підтримувати додаткові канали/користувачів. Для схеми Фіг.2 кількість користувачів, що можуть бути обслуговані, звичайно масштабується частотою тактових сигналів, що подаються до процесора 230 даних і контролера 240. Ці тактові сигнали є незалежними і, залежно від їх частот, один з них звичайно обмежує кількість екземплярів сигналу/користувачів, що обслуговуються. Тактовий генератор 218 генерує тактові імпульси SCLK відбору для АЦП 216 і інших таймерів для інших елементів приймального вузла 200. У одному з втілень генератор 218 має вільний таймер, який генерує головний тактовий сигнал, і один або кілька лічильників реального часу (і/або контурів фазової АПЧ), які генерують інші тактові сигнали для елементів приймального вузла 200. Вільний таймер може бути виконаний як кварцовий генератор з контролем напруги або генератор іншого типу. Лічильники реального часу працюють від сигналів головного таймера і генерують тактові сигнали нижчої частоти, синхронізовані з сигналом головного таймера. Ці сигнали включають сигнали SCLK відбору зразків АЦП, тактові сигнали PCLK процесора даних, тактові сигнали для генераторів 220, 236 адрес тощо. У типовому втіленні сигнали SCLK є похідними сигналу головного таймера і мають частоту, пов'язану (але не обов'язкова синфазно) з частотою елементів коду прийнятого сигналу. У одному з втілень генератор 220 адрес включає генератор адрес запису даних, який генерує адресу DW_ADDRESS запису даних, а генератор адрес зчитування включає генератор адрес зчитування даних, який генерує адресу DR_ADDR зчитування даних. Генератор 220 може також включати генератори адрес для інших даних (ПШ послідовностей), які можуть зберігатись у буфері 224. У одному з втілень генератор 236 адрес включає генератор адрес запису символів, який генерує адреси SW_ADDRESS запису символів і генератор адрес зчитування символів, який генерує адреси SR_ADDRESS зчитування символів. Генератори 220, 236 розглядаються нижче. Далі розглядаються операції елементів приймального вузла 200. Згідно з винаходом, процесор 230 даних і контролер 240 мають ряд рис, які поліпшують функціонування і ефективність порівняно з звичайними вузлами обробки даних. Деякі з цих особливостей розглядаються нижче. По-перше, процесор 230 даних виконує багато обчислювально інтенсивних операцій і цим дозволяє контролеру 240 одночасно підтримувати багатьох користувачів. Процесор 230 даних може виконувати необхідну обробку прийнятих даних і надсилати демодульовані символи безпосередньо до декодера 260. Отже, контролер 240 може бути звільнений від інтенсивної обробки даних (наприклад, обчислення скалярного добутку), яка потребує більш складного контролера у звичайних схемах, і це звичайно не дозволяє контролеру одночасно обслуговувати багатьох користувачів або обробляти багато екземплярів сигналу. Крім того, мікроконтролер 232 може виконувати "мікрокерування" процесором 230 даних і звільняти контролер 240 від деяких рутинних задач керування. По-друге, процесор 230 даних і контролер 240 можуть працювати від тактових сигналів, які можуть бути несинхронізованими з частотою надходження зразків з буфера 224 і значно перевищува ти її. Наприклад, частота зразків може перевищува ти вдвічі частоту елементів коду прийнятого сигналу (тобто fSAM=2,4Msps), а тактовий сигнал PCLK може на порядок перевищувати частоту зразків (тобто fPCLK>50МГц). Якщо процесор 230 даних і контролер 240 використуються у користувацькому терміналі, частіші тактові сигнали дозволяють обробляти більше зразків прийнятого сигналу. У цьому випадку процесор 230 даних і контролер 240 можуть задавати значення і підтримувати більше пальців приймача типу "rake" без ускладнення схеми. Якщо процесор 230 даних і контролер 240 використовуються у БС, ви ща частота тактових сигналів дозволяє обробляти сигнали від більшої кількості користувачів і/або більшу кількість зразків прийнятих сигналів. По-третє, процесор 230 даних і контролер 240 можуть кожний обробляти дані, базуючись на програмованих значеннях параметрів. Наприклад, кількість зразків, що мають бути накопичені протягом операції пошуку, можуть бути визначена контролером 240 і надіслана до процесора 230 даних. У іншому варіанті процесор 230 даних може бути пристосований видаляти покриття з зразків одним або кількома каналізаційними колами програмованої довжини. На відміну від цього звичайний приймач звичайно має спеціалізовані схемні елементи, які виконують певний набір задач і не можуть (або можуть в обмеженій мірі) бути програмовані. Можливість програмування згідно з винаходом поліпшує роботу порівняно з існуючими рішеннями. По-четверте, процесор 230 даних і контролер 240 можуть бути пристосовані для спільного виконання обробки, що знизить складність схеми і вартість. Процесор 230 даних і контролер 240 звичайно містять ряд елементів обробки які виконують різні функції (наприклад, згортання, видалення покриття, накопичення і пілотну демодуляцію для процесора 240 і одержання пілот-сигналу і стеження з часом для контролера 240). Для виконання певної операції над сегментом зразка потрібні лише ті елементи обробки, які беруть участь у цій операції, а решта можуть бути вимкнені. Елементи обробки процесора 230 даних і контролера 240 звичайно не дублюються, за винятком випадків, коли бажаною є паралельна обробка. На відміну від цього схема звичайного приймача включає дублювання багатьох функцій, що ускладнює схему і підвищує її вартість. Процесор 230 даних може бути пристосований для передачі даних згідно з різними стандартами ПДКУ і системами. Цей опис стосується конкретної системи ПДКУ, описаної у вже згаданій заявці 08/963 386. Фіг.3 містить схему формату кадру даних прямого каналу у системі ПДКУ КШП. У прямому каналі дані трафіка, пілотний еталон і сигнальні дані мультиплексуються з розділенням часу у кадр і передаються від БС до певного користувацького терміналу. Кожний кадр покриває одиницю часу, яку називають щілиною (1,67 у цій системі КШП). Кожна щілина включає поля 302а, 302Ь, 302с трафіка даних, пілотні поля 304а, 304b і поля даних сигналізації, наприклад службові сигнали (ОН) 306а, 306b. Поля 302 трафіка даних і пілотні поля 304 використовуються для передачі даних і пілотного еталону, відповідно. Поля 306 сигнальних даних використовуються для надсилання сигнальної інформації, наприклад, індикаторів активності прямого каналу, індикаторів зайнятості зворотного каналу, команд контролю потужності зворотного каналу то що. Індикатори АПК вказують, чи має БС дані для передачі у кількох майбутніх щілинах. Індикатори зайнятості зворотного каналу вказують, чи була досягнути межа місткості зворотного каналу для цієї БС. Команди контролю потужності інструктують користувацькі термінали, що ведуть передачу, підвищити або знизити потужність передачі. У системі ПДКУ КШП дані трафіка покриваються кодами Уолша, що відповідають каналам, використаним для передачі даних, а дані контролю потужності для кожного користувацького терміналу покриваються кодом Уолша, призначеним цьому терміналу. Пілотні сигнали, покритий трафік і дані контролю потужності розширюються комплексною ПШ послідовністю, генерованою множенням коротких ПШ розширюючих послідовностей, призначених БС, що передає, на довгу ПШ послідовність, призначену користувацькому терміналу. Фіг.4 містить блок-схему приймального процесора 400 даних, придатного обробляти передачу даних прямого каналу у системі ПДКУ КШП. Цифровані зразки ІАЦП і QАЦП від приймача надсилаються до ряду кореляторів 410 даних (показаний лише один). Внаслідок багатошляховості і інших явищ переданий сигнал може досягти приймача кількома шляхами проходження. Для підвищення якості приймальному вузлу надають здатність обробляти кілька (найсильніших) екземплярів прийнятого сигналу. У звичайних системах передбачено кілька кореляторів 410 даних, кожний з яких називають пальцем приймача типу "rake". Кожний корелятор 410 даних призначається обробляти окремий екземпляр прийнятого сигналу. У кореляторі 410 зразки ІАЦП і QАЦП надходять до комплексного перемножувача 412, який також одержує комплексну ПШ згортаючу послідовність від перемножувачів 414а, 414b, яка генерується множенням коротких послідовностей ПШІ, ПШQ, що відповідають БС, від якої прийнято сигнал, на довгу ПШ послідовність, призначену приймальному вузлу 400. ПШ послідовності мають часовий зсув, що відповідає певному екземпляру сигналу, що обробляється корелятором даних 410. Перемножувач 412 виконує комплексне множення комплексних зразків ІАЦП і QАЦП на комплексну ПШ згортаючу послідовність і надсилає комплексні згорнуті зразки ІАЦП і QАЦП до елементів 422, 442 видалення покриття Уолша. Згорнуті зразки ІАЦП надходять також до елемента 432 видалення покриття Уолша. Елемент 422 видаляє покриття Уолша з згорнути х зразків ІАЦП і QАЦП кодами Уолша, що використовувались для покриття даних у БС, і генерує кілька потоків зразків без покриття, по одному для кожного каналу, використаного для передачі даних. Потоки символів спрямовуються до накопичувача 424 символів, який акумулює зразки кожного потоку згідно з швидкістю передачі даних у каналі, використаному для передачі потоку. Для кожного потоку накопичувач 424 символів акумулює певну кількість зразків для формування символа без покриття, які надсилаються до пілотного демодулятора 426. Пілотний демодулятор 426 виконує когерентну демодуляцію символів даних без покриття, що надходять від накопичувача 424, пілотними символами від пілотного фільтру 436 і надсилає демодульовані символи даних до об'єднувача 450 символів. Когерентна демодуляція досягається виконанням скалярного множення і векторного множення символів даних на пілотні символи, як це описано нижче. Скалярне і векторне множення ефективно здійснюють фазову демодуляцію даних і масштабують вихідний результат згідно з відносною силою пілоту без покриття. Масштабування пілот-сигналом надає ваги внескам від різних екземплярів сигналу згідно з їх якістю і забезпечує е фективне зважування. Отже, скалярне і векторне множення виконують подвійну задачу проектування фази і зважування сигналу, які є характеристиками приймача типу "rake". Об'єднувач 450 символів приймає демодульовані символи даних від кожного призначеного корелятора 410 даних, когерентно комбінує символи і надсилає їх до зворотного переміжувача 452, який переупорядковує символи комплементарно до переміження, виконаного у БС. Символи даних від зворотного переміжувача 452 декодуються декодером 460 і надсилаються до споживача даних. Опис схеми і роботи приймача типу "rake" можна знайти [у патентах США 5 764 687 і 5 506 865], включених посиланням. У системі ПДКУ КШП дані контролю потужності для конкретного користувацького терміналу покриваються кодом Уолша, призначеним цьому терміналу, і передаються у кожній щілині. Отже, у кореляторі 410 даних згорнуті зразки ІАЦП і QАЦП звільняються від покриття Уолша . елементом 442 видалення покриття Уолша покриттям Уолша, призначеним кодом Уолша. Зразки контролю потужності без покриття надсилаються до накопичувача 444 і накопичуються протягом пакету контролю потужності для формування біт контролю потужності екземпляру сигналу, що проходить обробку. Біти контролю потужності від всіх призначених кореляторів 410 даних можуть бути когерентно об'єднані щоб генерувати комбіновані біти контролю потужності і для коригування потужності передачі користувацького терміналу. Фіг.5 містить блок-схему втілення процесора 230 даних, здатного обробляти передані дані у прямому і зворотному каналах різних систем ПДКУ. Наприклад, процесор 230 даних може виконувати обробку даних, використовуючи пілотний еталон для когерентної демодуляції даних прямого каналу систем ПДКУ КШП (Фіг.4). Зразки ІАЦП і QАЦП від АЦН 216 (Фіг.2) форматуються інтерфейсом 222 вхідних даних і зберігаються у буфері 224. У одному з втілень буфер 224 є двомірним циклічним буфером розміром, який залежить від ряду факторів, наприклад, частоти надходження зразків, розрізнення вхідних зразків, вихідної частоти зразків тощо. Буфер 224 може зберігати зразки даних, прийнятих протягом певного періоду часу (наприклад, двох кадрів). Цей період має бути достатньо великим, щоб забезпечити одержання достатньої кількості даних від всіх шляхів надходження, що мають бути оброблені, але достатньо коротким, щоб запобігти запису нових зразків на місце ще не оброблених. Цей період часу може бути програмованим. У одному з втілень для полегшення запису даних у буфер 224 кожний рядок буфера має ширину, що відповідає ширині вихідного слова інтерфейсу 222 вхідних даних (тобто 32 біти). Коди слово підготовлене для запису у буфер 224, генератор 512а адреси запису генерує адресу DW_ADDR для запису, яка відповідає наступному рядку у буфері 224. Після цього слово записується у буфер 224 у рядок, вказаний генерованою адресою, і збережені зразки стають доступними для відбору і обробки процесором 230. Процесор 230 даних може бути інструктований обробляти зразки даних згідно з певним набором значень параметрів. Для обробки даних трафіка процесор 230 може бути інструктований: (1) згорнути і видалити покриття з певного екземпляру прийнятого сигналу з певним часовим зсувом, (2) виконати пілотну демодуляцію символів без покриття і (3) когерентно комбінувати демодульовані символи, що відповідають різним екземплярам сигналу і т. д. Для обробки сигнальних даних (наприклад, пілот-сигналу і контролю потужності) процесор 230 може бути інструктований: (1) згорнути і/або видалити покриття з певного екземпляру прийнятого сигналу, (2) накопичувати зразки без покриття протягом зумовленого інтервалу часу, (3) комбінувати акумульовані символи від різних екземплярам сигналу і т. д. Процесор 230 може також відшукувати найсильніші екземпляри прийнятого сигналу і виконувати різну обробку сигналів залежно від конкретного стандарту ПДКУ або системи і типу даних (прямого або зворотного каналу). Буфер/зворотний переміжувач 224 забезпечує зберігання оброблених символів, що надходять від процесора 230 даних. Коли символ обробляється процесором 230 і стає готовим для запису у буфер/зворотний переміжувач 234, генератор 542а адреси запису генерує адресу SW_ ADDR для запису, яка відповідає належному місцю у буфері/зворотному переміжувачі 234. Далі оброблений символ записується у буфер/зворотний переміжувач 234, у місце, визначене генерованою адресою запису символу. Після цього збережені символи надсилаються назад до процесора 230 даних для подальшої обробки (наприклад, накопичення оброблених символів для іншого екземпляру сигналу). Отже, буфер/зворотний переміжувач 234 зберігає результати пілотної демодуляції для першого екземпляру сигналу, і потім зберігає результати накопичення пілотної демодуляції для подальших екземплярів сигналу. Генерування належних адрес зчитування і запису символів дозволяє буферу/зворотному переміжувачу 234 переупорядковувати символи згідно з певною схемою зворотного переміження. Коли символи готові до надсилання до декодера 260, контролер 240 ініціює процес зчитування у належний час, і генератор 542b генерує належну адресу зчитування, забезпечуючи бажане зворотне переміження символів. Переупорядковані (тобто демодульовані) символи надсилаються до декодера 260 для декодування. У цьому втілення зразки І, Q з буфера 224 надходять до корелятора 522 процесора 230 даних, який також приймає комплексну ПШ згортаючу послідовність, яка також може зберігатись у буфері 224 або може бути генерована ПШ генератором (не показаним). При обробці даних трафіка корелятор 522 згортає зразки І, Q комплексною ПШ згортаючою послідовністю для формування згорнути х зразків. Отже, корелятор 522 виконує згортання, яке виконується комплексними перемножувачами 412 (Фіг.4), і може також виконувати інші функції, наприклад, накопичення багатьох згорнути х зразків для кожного інтервалу елемента коду, інтерполяцію цих зразків і т. д. Згорнуті зразки надсилаються до демодулятора і об'єднувача 524 символів. Демодулятор і об'єднувач символів можуть бути пристосовані для видалення покриття, когерентної демодуляції пілотними сигналами, об'єднання символів від багатьох екземплярів сигналу, накопичення повторених символів пакету або їх комбінації. Для видалення покриття демодулятор символів і об'єднувач 524 приймає і згортає зразки від корелятора 522 і видаляє покриття набором символів Уолша. У одному з втілень довжина символів Уолша є програмованою і може дорівнювати 1,2,4, 8,16 та ін. (наприклад, 32, 64, 128 і т.д.). Для когерентної демодуляції демодулятор символів і об'єднувач 524 приймають і когерентно демодулюють символи даних без покриття пілотними символами для генерування демодульованих символів, які зберігаються у буфері/зворотному переміжувачі 234. При об'єднанні символів демодулятор символів і об'єднувач 524 приймають і комбінують демодульовані символи, що відповідають різним екземплярам сигналу для генерування символів, що знову надсилаються до буфера/зворотного переміжувача 234. Отже, демодулятор символів і об'єднувач 524 можуть виконувати функції корелятора 410 даних і об'єднувача 450 символів (Фіг.4). Буфер/зворотний переміжувач 234 зберігає проміжні і кінцеві результати накопичення символів. Оброблені символи від демодулятора символів і об'єднувача 524 записуються у буфер/зворотний переміжувач 234 у місце, визначене генератором 542а адрес запису символа у генераторі 236 адрес. Збережені символи зчитуються з буфера/зворотного переміжувача 234 з місць, визначених генератором 542b адрес зчитування символа. Буфер/зворотний переміжувач 234 може виконувати зворотне переміщення комплементарне переміженню, виконаному у передавальному вузлі, через генерування належних адрес зчитування. Символи, зчитані з. буфера/зворотного переміжувача 234, включають демодульовані символи, які надсилаються до декодера 260. При обробці сигнальних даних корелятор 522 може згортати зразки І, Q комплексною ПШ згортаючою послідовністю і надсилати згорнуті зразки для накопичувача 526, який може видаляти покриття з згорнутих зразків одним або кількома кодами Уолша, накопичувати згорнуті або звільнені від покриття зразки на зумовленому періоді часу (наприклад, протягом пілотного еталона), і надсилати дані до контролера 240. Накопичувач 526 може також формувати оброблені зразки для пошуку сильних екземплярів прийнятого сигналу з різними часовими зсувами, як це описано нижче. У одному з втілень контролер 240 обробляє пілотні символи від накопичувача 526 і генерує пілот-сигнал, що використовується для когерентної демодуляції символів даних. У інших втіленнях пілотний процесор може бути процесором 230 даних і фільтрувати пілотні символи і генерувати здобутий пілот-сигнал. Винахід включає і інші способи обробки пілотного еталону. Шина 510 даних (Фіг.5) з'єдн ує між собою різні елементи приймального вузла 230, наприклад, генератор 220 адрес, процесор 230 даних, мікроконтролер 232 і контролер 240. Шина 510 забезпечує швидку передачу даних і іншої інформації між елементами, приєднаними до шини 510. Наприклад, через шину 510 контролер 240 може виконувати диспетчеризацію задач для мікроконтролера 232 і надсилати оброблені пілотні символи до процесора 230 даних. Винахід включає і інші механізми зв'язку між елементами приймального вузла 200. Фіг.6А містить схему, що ілюструє запис у буфер і зчитування з нього зразків даних. У типових цифрових системах зв'язку дані розділяються і обробляються пакетами, які потім передаються у кадрах зумовленої тривалості. Наприклад, у системі ПДКУ КШП дані передаються пакетами, у одній або кількох щілинах. Кожна щілина утворює частину кадру і (у системі КШП) включає 2048 елементів коду періоду Тс, пов'язаного з загальною смугою частот системи (тобто Тс=1/BW). У одному з втілень прийняті зразки записуються у буфер 224, починаючи з призначеної адреси, яка може бути вибрано довільно, (наприклад, з адреси 0). Показник адреси запису ініціалізується призначеною адресою після переустановлення (наприклад, вмикання) і зразки записуються у буфер 224, починаючи з місця, визначеного цим показником. Отже, існує довільний фазовий зсув між показником адреси запису і фактичною межею ефірного кадру, репрезентованого зразками. Межа кадру може відповідати будь-якій адресі у буфері 224. Протягом процесу одержання зсув обчислюється контролером 249 і подальші одержання даних компенсуються доданням обчисленого зсуву до показника адреси зчитування. Генератор адрес запису даних генерує адресу DW_ADDR, яка вказує наступне наявне місце у буфері 224. У одному втіленні зразки записуються у буфер 224 у послідовні місця і адреса DW_ADDR запису інкрементується після кожної операції запису. Буфер 224 може бути циклічним. Якщо вибрати розмір буфера рівним ступеню 2, для формування адреси запису (зчитування) може бути використаний бінарний лічильник. Такий лічильник натурально зациклюється і встановлюється у 0 на кінці буфера 224. Після запису у буфер 224 достатньої кількості зразків певний сегмент зразків може бути вибраний з буфера для обробки. Сегмент може включати зразки даних для всього пакету або його частини. У типовому втіленні кожний сегмент зразків даних відповідає окремому пілотному еталону, а розмір сегмента обмежується часом, коли канал є когерентним протягом пілотного еталону. У одному з втілень у процесі обробки контролером 240 пілот-сигналу пілотний вектор, що відповідає пілотному еталону, повертається за фазою, що відповідає оцінці частотної помилки, для формування пілотних оцінок, які потім надсилаються до процесора 230 даних для пілотної демодуляції. Контролер 240 бере зразки пілотного еталону на початку сегмента φ використовує цей еталон для генерування пілотних оцінок для тривалості сегмента. Фазна помилку у пілотних оцінках накопичується протягом сегмента і тому довжина сегмента обмежується, щоб обмежити накопичену фазову помилку пілотних оцінок. Така схема дозволяє уникнути потреби у спеціальному перемножувачі для швидкості передачі комплексних елементів коду, необхідному для повертання самих зразків, який ускладнює процесор даних. Сегменти зразків даних, що відповідають різним екземплярам сигналу (або його шляхам) можуть оброблятись послідовно. Наприклад, зразки, що відповідають першому шляху з н ульовим часовим зсувом, можуть бути зчитані з буфера 224 і оброблені процесором 230 даних. Після завершення обробки першого шляху, з буфера 224 може бути зчитаний і оброблений інший сегмент (наприклад, той, що відповідає другому шляху). Для кожного сегмента, що має бути оброблений, генератор адрес зчитування даних завантажується початковою адресою, яка бере до уваги (1) довільний зсув між нульовим зсувом зразків і показником адреси запису, (2) адресу сегмента відносно початку пакета і (3) часовий зсув, пов'язаний з шляхом, що обробляється. Фіг.6В містить схему, що ілюстр ує запис у буфер і зчитування з нього ПШ зразків. У типовому втіленні комплексні ПШ зразки, що використовуються для згортання одержаних зразків, обчислюються ПШ генератором і зберігаються у частині буфера 224, починаючи з призначеної адреси. Після цього сегмент ПШ зразків може бути зчитаний з буфера 224 і використаний для згортання відповідного сегмента зразків даних. Генератор адрес запису ПШ генерує адресу PW_ADDR запису ПШ, який вказує наступне вільне місце у буфері 224, а генератор адрес зчитування ПШ генерує адресу PR_ADDR зчитування ПШ для зчитування сегмента зразків ПШ. Для кожного сегмента даних, що потребує для обробки ПШ зразки генератор адрес зчитування ПШ завантажується адресою першого зразка ПШ у сегменті. Генератори запису і зчитування ПШ належним чином інкрементуються після кожної операції запису або зчитування ПШ. Кількість зразків ПШ для зберігання у буфері 224 може базуватись на кількох факторах, що можуть відповідати кількості зразків даних у буфері. Наприклад, для двох щілин зразків даних можуть зберігатись дві щілини ПШ зразків. Кількість збережених ПШ зразків може також залежати, наприклад, від розміру буфера 224, необхідної кількості компенсацій шляхових фазових зсувів то що. Фіг.6С містить блок-схему типового втілення буферування даних для приймача Фіг.2, 5. Зразки ІАЦП і QАЦП від АЦП надходять до інтерфейсу 222 вхідних даних, який видаляє зайві зразки, пакує зразки у слова і надсилає їх до мультиплексора 612. ПШ генератор 614 одержує ПШ маску з шини 510 даних, генерує частину кожної з послідовностей ІПШ і QПШ, призначену для згортання зразків даних, і надсилає генеровані зразки ІПШ і QПШ (словами) до мультиплексора 612, який надсилає кожне прийняте слово, що складається з зразків даних або зразків ПШ, до буфера 224 на позиції, вказані адресою запису від генератора 220 адрес. Фіг.6С містить також блок-схему типового втілення генератора 220 адрес, що генерує адреси для буфера 224. Генератор 220 включає генератор 512а адрес запису даних, генератор 512b адрес зчитування даних, генератор 512с адрес запису ПШ, генератор 512d адрес зчитування ПШ, з'єднані, відповідно, з ключами 524а, 514b, 524с, 514d, здатними запам'ятовувати стан. Генератори адрес 512а-512d з'єднані також з мультиплексором 622, який вибирає генеровані адреси від генераторів 512 і надсилає їх до буфера 512. Кожний ключ 514 зберігає значення, що вказує на першу адресу, яку має генерувати генератор 512 адрес для сегмента, що підлягає обробці. Наприклад, для зчитування певного сегмента зразків даних з буфера 224 адреса першого зразка даних у сегменті у належний час надсилається до ключа 514b. Генератор 512b адрес зчитування завантажує значення, збережену у ключі 514b і використовує це значення як початкову адресу. Подальші адреси зчитування даних можуть бути генеровані, наприклад, інкрементуванням лічильника у генераторі 512b. Як уже відзначалось, зразки даних можуть зберігатись у буфері 224, починаючи з довільно вибраного місця (наприклад, нульового). Крім того, буфер 224 може зберігати певну кількість зразків. У одному з втілень буфер має розмір, що дорівнює ступеню 2, і тоді для генерування адрес запису (або зчитування) може бути використаний бінарний лічильник, який циклічно встановлюється у нуль після кінця буфера. У одному з втілень, оскільки зразки даних записуються у буфер 224 послідовно, генератор 512а адрес запису даних також може бути використаний як лічильник зразків, що знаходяться у буфері 224. Адреса від генератора 512а надходить до компаратора і порівнюється з значенням, сформованим контролером 240, яке вказує на наявність у буфері певної кількості зразків (наприклад, одного пакету). Якщо адреса запису даних дорівнює цьому значенню, компаратор формує тактовий сигнал, який вказує на цю обставину. Цей сигнал використовується контролером 240, щоб ініціювати обробку збережених зразків. Фіг.6С також ілюструє типове втілення обробки часу для кожного призначеного шляху. У одному з втілень контролер 240 підтримує тактовий скінченний автомат 630 для кожного шляху (тобто пальця), що обробляється. Кожний такий автомат 630 звичайно реалізований ч підтримується схемно. Процесор 630 даних може бути інструктований виконувати деяку обробку сигналу для пошуку серед них найсильнішого екземпляру прийнятого сигналу (наприклад, корелюванням сегмента ПШ зразків з кількома сегментами даних з різними часовими зсувами. Кожний пік кореляції відповідає сильному екземпляру сигналу. Якщо цей пік перевищує певний поріг, контролер 240 задає значення новому тактовому скінченому автомату 630 для шляху, що відповідає піку кореляції. Часовий зсув, що відповідає призначеному шляху визначається і використовується для генерування адреси зчитування зразків з буфера 224. У одному з втілень кожний тактовий скінчений автомат включає контур 634 стеження за часом, який простежує рух шля хів. Таке стеження може бути реалізоване обробкою зразків (наприклад, відповідних пілотному еталону) при зсувах +1/2 і -1/2 елемента коду, і фільтруванням значення різниці для визначення коефіцієнта корекції. Отже, з просуванням шляху у часі контур 634 стеження за часом визначає значення цього просування і оновлює часовий зсув згідно з коефіцієнтом корекції. Часовий зсув надсилається до вузла 636 обчислення адреси даних/ПШ і використовується для обчислення початкової адреси кожного сегмента даних, що підлягає обробці. Обчислена стартова адреса у належний час надсилається через шину 510 до ключа 514b. Як уже відзначалось, зразки розміщуються у буфері 224, починаючи з призначеного місця ц пам'яті у довільний момент часу. В результаті початкові зразки кожного екземпляру сигналу, що обробляється, може відповідати будь-якому місцю у буфері 224. У одному з втілень контур стеження 634 за часом використовується для визначення початкового місця прийнятого пакету даних для кожного екземпляру сигналу, що обробляється. Цей контур стеження 634 обробляє зразки для визначення часового зсуву для зразка прийнятого сигналу. Цей часовий зсув використовується для генерування початкової адреси для кожного сегмента, що обробляється. Скінченні автомати 630 можуть бути реалізовані контролером 240 з використанням DSP і базового набору елементів обробки. Наприклад, один контур 634 стеження за часом і один вузол 636 обчислення адреси даних/ПШ можуть бути мультиплексовані з розділенням часу і використовуватись для реалізації всіх ініціалізованих скінчених автоматі 630. Контролер 240 може підтримувати окремий регістр для зберігання часових зсувів, пов'язаних з кожним ініціалізованим скінченим автоматом 630. У одному з втілень для обробки прямого каналу у віддаленому терміналі контролер 240 також підтримує контур АПЧ 638, який пов'язує частоту джерела тактів з швидкістю передачі зразків даних. Контур АПЧ може визначати значення повертання фази у пілотних еталонах, використовувати інформацію про фазу для визначення, чи таймер відбору зразків поспішає або відстає відносно швидкості передачі елементів коду, і відповідної корекції джерела тактів. Якщо таймер відбору зразків пов'язаний за частотою з швидкістю передачі елементів коду, для кожного кадру забезпечується певна кількість зразків даних (наприклад, 2048). Отже, коли зв'язок з частотою встановлено, кадр зразків, що можна вважати прийнятим, можна визначити підраховуванням кількості зразків що записуються у буфер 224. Фіг.6С містить також блок-схему типового втілення генератора 236 адрес, який генерує адреси для буфера/зворотного переміжувача 234. Генератор 236 включає генератор 542а адрес запису символів і генератор 542b адрес зчитування, приєднані до ключів 544а, 544b відповідно. Генератори 542а, 542b з'єднані також з мультиплексором 546, який вибирає генеровану адресу від одного з генераторів 542а, 542b і надсилає вибрану адресу до буфера/зворотного переміжувача 234. Кожний ключ 544 зберігає значення, яке вказує першу адресу, що має бути генерована генератором 542 адрес для сегмента, що обробляється. Початкові значення, що надходять до ключів 544, звичайно стосуються значень, що надсилаються до ключів 514, але надсилаються з урахуванням різних факторів, наприклад, затримки обробки процесором 230 даних. Генератор 542а адрес зчитування символів завантажує значення, збережене у ключі 544а, і використовує це значення для як початкову адресу. Подальші адреси зчитування символів можуть генеруватись, наприклад, інкрементуванням лічильника у генераторі 542а. У одному з втілень буфер/зворотний переміжувач 234 використовується для зберігання проміжних і кінцевих результатів накопичення символів для багатьох шля хів. Спочатку обробляються зразки для певного шляху і одержані символи зберігаються у певних місцях у буфері/зворотному переміжувачі 234. Для спрощення адресації символи для певного шляху (тобто перші для обробки) можуть зберігатись у буфері/зворотному переміжувачі 234 у призначеному місці (наприклад за адресою 0, Ns і т.д.). Для кожного подальшого шляху демодульовані символи можуть бути об'єднані з відповідними збереженими символами попередніх оброблених шляхів. Об'єднані символи знову зберігаються у буфері/зворотному переміжувачі 234. Отже, символи багатьох оброблених шляхів комбінуються "на місці" з відповідними раніше накопиченими символами. При об'єднанні символів багатьох шля хів генератор 236 адрес генерує належні адреси зчитування і запису символів, згідно з значеннями, збереженими у ключах 544а, 544b. У багатьох системах зв'язку, включаючи ПДКУ КШП, переміження використовується для створення часової диверсифікації у переданих даних. Переміження знижує імовірність прийому ланцюга з послідовними помилками, викликаних, наприклад імпульсним шумом. У приймальному вузлі прийняті символи переупорядковуються. Переупорядкування може розтягнути послідовність помилкових символів на весь кадр і цим підвищити імовірність правильного декодування прийнятих символів. У передавальному вузлі переміження виконується таким чином, що часова диверсифікація досягається до декодування у приймальному вузлі. У одному з втілень буфер/зворотний переміжувач 234 також виконує зворотне переміження символів, що обробляються. Символи записуються у буфер/зворотний переміжувач 234 послідовно, але зчитуються у псевдорандомізованому детермінованому порядку, визначеному певною схемою переміження. Оскільки символи зчитуються не у послідовності, буфер/зворотний переміжувач 234 спочатку заповнюється символами відповідно до періоду, на якому було здійснене переміження. Наприклад, у системі ПДКУ КШП переміження виконується на кожному кадрі даних. Отже, у приймальному вузлі обробляється повний кадр символів і зберігається у буфері/зворотному переміжувачі 234. Після обробки повного кадру символи кадру зчитуються і надсилаються до декодера. У одному з втілень обробка даних виконується по одному кадру. У такий спосіб під час обробки поточного кадру і зберігання у одній секції буфера/зворотного переміжувача 234 попередній кадр може бути зчитаний з іншої секції буфера/зворотного переміжувача 234. Генератор 542b адрес зчитування символів включає схему, необхідну для належні адреси для символів, що мають надсилатись до демодулятора символів і об'єднувача 524 для накопичення символів, і символів, що підлягають декодуванню у декодері 260. Адреси зчитування символів для цих двох призначень можуть бути генеровані з розділенням часу. Наприклад, символи можуть спрямовуватись до демодулятора символів і об'єднувача 524 і декодера 260 у почергових циклах зчитування. У іншому варіанті група символів може надходити до демодулятора символів і об'єднувача 524 перед групою символів для декодера 260. Фіг.7А містить блок-схему типового втілення корелятора 522 у процесорі 230 даних. У одному з втілень корелятор 522 призначається для виконання ряду функцій, включаючи, наприклад, згортання зразків даних комплексними ПШ згортаючими послідовностями, накопичення багатьох згорнути х зразків для кожного періоду елементів коду і інтерполяцію. Для поліпшення роботи корелятор може бути пристосований обробляти кілька (наприклад, до 4) комплексних зразків одночасно. Винахід включає і інші схеми і функції корелятора 522. У одному з втілень для кожного циклу зчитування чотири пари цифрованих ІАДП і QАДП (тобто 4 комплексні зразки даних) зчитуються з буфера 224 і надходять до ключів 712а-712d. У наступному циклі зчитування зразки від ключів 712а-712d надходять до ключів 714а-714d, відповідно, і до ключів 712а-712d надходять наступні чотири пари цифрованих ІАДП і QАДП . У одному з втілень у кожному періоді елементів коду формуються два зразки даних (тобто двічі відібрані) і подвійне перемикання ключами 712 і 714 дозволяє обробляти поточний (ОТ) зразок або останній зразок (LT) кожного елемента коду. Мультиплексори 716а-716d приймають зразки, що пройшли через ключі 712а-712d і зразки від ключів 714а-714d відповідно. Кожний мультиплексор 716 формує один з прийнятих зразків, залежно від того, який зразок підлягає обробці - поточний або останній, і надсилає до I-вентиля 718. І-вентилі 718а-718b також приймають контрольний сигнал ZERO_0, а І-вентилі 718с, 718d також приймають контрольний сигнал ZERO_1. Кожний І-вентиль надсилає до відповідного перемножувача 720 або прийнятий зразок, або 0 залежно від контрольного сигналу ZERO_x. У типовому втіленні буфер 224 призначається також для зберігання послідовностей ІПШ і QПШ, що використовуються для згортання зразків даних. У одному з втілень для кожного циклу зчитування ПШ, 16-елементний сегмент комплексної ПШ згортаючої послідовності, відповідний сегменту даних, що обробляється, зчитується з буфера 224 і через ключ 732 надсилається до мультиплексора 734, який вибирає частину (наприклад, 2 елементи коду) комплексного ПШ сегмента і надсилає до циклічного зсувного регістра 736. Регістр 736 надсилає належні ІПШ і QПШ до перемножувачів 720а-720d. У типовому втіленні зразки даних формуються у АЦП з надлишком, можливо, проріджуються і надсилаються з подвійною частотою елементів коду. Надлишок зразків дозволяє виявити сильні зразки прийнятого сигналу і з кращим розрізненням у часі і цим підвищити якість. Для корелятора Фіг.7А передбачено 4 паралельні канали обробки і тому для кожного циклу таймера обробки одночасно можуть оброблятись до 4 комплексних зразків даних, що відповідають двом елементам коду даних. Перемножувачі 720а, 720b виконують згортання двох комплексних зразків даних (наприклад, поточного і останнього), що відповідають індексу n елементів коду, а перемножувачі 720с, 720d виконують згортання двох комплексних зразків даних, що відповідають індексу n+1 елементів коду, Циклічний зсувний регістр 736 надсилає зразки ІПШ і QПШ, що відповідають індексу η елементів коду, до перемножувачів 720а, 720b, і надсилає зразки ІПШ і QПШ, що відповідають індексу n+1 елементів коду, до перемножувачів 720с, 720d. Кожний перемножувач 720 виконує комплексне згортання комплексних зразків даних комплексними ПШ зразками. У передавальному вузлі системи ПДКУ КШП комплексні дані, що підлягають передачі, розширюються комплексною ПШ послідовністю. Це розширення можна представити як: IТХ+jQТХ=(IDAT+jQDAT)(ІПШ+jQПШ) (1) У приймальному вузлі дані можуть бути відновлені через комплементарне комплексне згортання: IDES+jQDES=(IАЦП+jQАЦП)(ІПШ+jQПШ) (2) де ІАЦП=ІТХ+шум, QАЦП=QТХ+шум, IDES=ІDAT+шум, QDES=QDAT+шум. Фіг.7В містить блок-схему типового втілення перемножувача 720, який виконує комплексне згортання згідно з (2). Комплексні зразки даних ІАЦП і QАЦП надходять до кожного з мультиплексорів 762а, 762b, а комплексні ПШ зразки ІПШ і QПШ - до вентиля 764 "виключне АБО", який виконує операцію XOR (тобто множення) над зразками ІПШ і QПШ і надсилає результат до вибраного входу одного з мультиплексорів 762а, 762b. Кожний мультиплексор 762 вибирає IАЦП або QАЦП залежно від значення на вибраному вході і надсилає вибраний зразок на вхід відповідного вентиля 766 "виключне АБО". Ці вентилі 766а, 766b виконують операцію "виключне АБО" (тобто множення) над прийнятими зразками і, відповідно, ІПШ і QПШ, і надсилає вихідні зразки до І-вентилів 768а, 768b, відповідно. Кожний І-вентиль 768 приймає також контрольний сигнал ZERO_x і надсилає або прийнятий зразок, або 0, залежно від сигналу ZERO_x. Виходи ключів 768а, 768b включають згорнуті комплексні зразки IDES і QDES . Згорнуті зразки IDES і QDES (Фіг.7 А) від перемножувачів 720а-720d селективно комбінуються суматорами 722а-722d для генерування набору комбінованих зразків ІC і QC. Зокрема, суматор 722а комбінує згорнуті зразки IDES від перемножувачів 720а, 720с для одержання першого комбінованого зразка ІС1, відповідного першій половині елемента коду, суматор 722b комбінує згорнуті зразки lDES від перемножувачів 720b, 720d для одержання другого комбінованого зразка ІС2, відповідного другій половині елемента кодуі QDES , суматор 722с комбінує згорнуті зразки QDES від перемножувачів 720b, 720d для одержання першого комбінованого зразка QC1 і суматор 722d комбінує згорнуті зразки QDES від перемножувачів 720а, 720с для одержання другого комбінованого зразка QС2. С уматори 722 можуть бути використані для комбінування півзразків від різних елементів коду перед інтерполяцією для спрощення інтерполятора. І-вентилі 718 і сигнали ZERO_0, ZERO_1 можуть бути використані для заборони підсумовування зразків від двох елементів коду, коли це не потрібно, наприклад, у випадку демодуляції символів прямого каналу, коли кожний елемент коду може містити комплексний модульований символ або модульований символ вищого порядку. У типовому втіленні (Фіг.7А) корелятор 522 включає інтерполятор 730, який може бути конфігурований для генерування значень зразків при різних часових зсувах. Наприклад якщо надходять два комплексні зразки даних для кожного елемента коду (тобто при часових зсува х 0ТC, 0,5ТС, де ТC - період елемента коду), інтерполятор може генерувати інтерпольовані зразки для інших часови х зсувів, наприклад, 0,125ТC, 0,25ТC, 0,375ТC, 0,625ТC, 0,75ТC, 0,875ТC і т.д. Часове розрізнення інтерполяції залежить від схеми інтерполятора 730, який може бути використаний, наприклад, для ідентифікації шляху з часовим розрізненням, меншим за період зразків (0,5ТС). Фіг.7С містить схему лінійної інтерполяції. Зразки з індексом n мають амплітуду А, а зразки з наступним індексом n+1 мають амплітуду В. Період зразків нормалізовано до значення 1,0. Зразки з індексами n, n+1 можуть бути використані для оцінювання значень зразків з іншими часовими зсувами, наприклад, 0,25, 0,5, 0,75 тощо. Для лінійної інтерполяції амплітуда зразка з часовим зсувом 0,25 може бути оцінений як 0.75А + 0,25В, амплгада зразка з часовим зсувом 0,5 - як 0,5А + 0,5В, і амплітуда зразка з часовим зсувом 0,75 - як 0,25А+0,75В. Масштабування зразків коефіцієнтом 4 дає амплітуди зразків для часових зсувів 0,0, 0,25 0,5 0,75 і 1,0, відповідно, 4А, 3А+В, 2 А+2В, А+3В і 4В. Фіг.7D містить блок-схему типового вчення інтерполятора 730, який є лінійним інтерполятором, здатним формувати інтерпольовані зразки для трьох часових зсувів (наприклад, 0,25, 0,5, 0,75). Інтерполятор 730 також може: (1) формувати нульові виходи, (2) живити через прийняті зразки, (3) формувати інтерпольовані зразки або їх комбінації. Комбіновані символи ІС1 ІС2, QС1 , QC2 від суматорів 722а-722d надходять до масштабуючи х елементів 770а-770d, відповідно. у кожному масштабуючому елементі 770 зразок надходить на вхід Х1 мультиплексора 772, на вхід подвоюючого елемента 774 і на вхід суматора 776. Елемент 774 масштабує прийнятий зразок коефіцієнтом 2 і надсилає масштабований символ на вхід Х2 мультиплексора 722 і на інший вхід суматора 776. Суматор 776 складає вхідний зразок з масштабованим зразком Х2 і надсилає результат на вхід Х3 мультиплексора 772, який також одержує 0 на вході Х0. Далі мультиплексор вибирає зразок на одному з його входів, базуючись на контрольному ситалі OFFSET, і надсилає вибраний зразок до ключа 780. Масштабуючі елементи 770а, 770b і 770с, 770d є взаємно комплементарними. Для певного часового зсуву 0,25, 0,5, 0,75 (визначеного сигналом OFFSET) від масштабуючого елемента 770а до ключа 780а надходять значення 3ІС1, 2ІС1, або 1ІС1, а від масштабуючого елемента 770b до ключа 780b надходять значення ІC2, 2ІС2, або 3ІС2. Зразки від ключів 780а, 780b надходять до суматора 782а, а від ключів 780с, 780d - до суматора 782b. Вихід суматора 782а включає інтерпольований зразок І, а вихід суматора 782b - інтерпольований зразок Q. Інтернельовані зразки від суматорів 782а, 782b як корельовані зразки ІКОР, QКОР від корелятора 522. Виходи ключів 780а-780d також включають (неінтерпольовані) корельовані ІКОР1, ІКОР2, QКOP1 , QКОР2, відповідно. Інтерполятор 730 може працювати у різних конфігураціях. Наприклад, він може формувати н ульові виходи, живитись через прийняті зразки, формувати інтерпольовані зразки або виконувати комбінації цих функцій. Нульове значення на вході ХО мультиплексорів 772 вибирається для одержання нульового виходу, а зразок на вході Х1 вибирається для живлення через прийняті зразки. Для виконання інтерполяції значення Х1, Х2 або Х3 вибирається одним мультиплексором 722, а комплементарні значення Х3, Х2 або Х1 - іншим мультиплексором 722 цієї комплементарної пари. У одному з втілень два зразки даних формуються для кожного періоду елементів коду і обробляються (наприклад, згортаються) корелятором 522. Ці два зразки можуть бути об'єднані У інтерполяторі 730 для одержання одного згорнутого зразка для кожного періоду елементів коду. Для комбінування зразків І для кожного елемента коду для масштабуючих елементів 770а, 770b обираються зразки на входах Х1 мультиплексорів і складаються суматором 782а для одержання комбінованого зразка І. Подібним чином для комбінування зразків Q для кожного елемента коду для масштабуючих елементів 770с, 770d обираються зразки на входах Х1 м ультиплексорів і складаються суматором 782b. У системі ПДКУ КШП передані дані трафіка розділяються на кілька потоків даних, кожний · з яких покритий певним кодом Уолша. Кожний код Уолша відповідає символу Уолша довжиною до 16 елементів коду. Для направлення даних кожний біт даних покривається символом Уолша з 16 елементів коду, призначеним каналу, у якому передається цей біт. Для кожного періоду символа Уолша для передачі у каналах (до 16) генеруються і об'єднуються до 16 біт символів Уолша для відповідної кількості біт даних. Ці 16 символів Уолша є ортогональними один до одного і за відсутності спотворень можуть бути індивідуально відокремлені у приймачі завдяки нульовій (у ідеальному випадку) взаємній кореляції між ортогональними послідовностями. Фіг.8А містить блок-схему типового втілення демодулятора символів і об'єднувача 524 у процесорі 230 даних. Пари корельованих зразків від корелятора 522 надходять до елемента 820 видалення покриття, який звільняє зразки від покриття каналізаційними символами (Уолша) для формування символів без покриття. Ці символи і комплексні пілотні символи надходять до пілотного демодулятора 850, що когерентно демодулює дані пілот-сигналом і формує демодульовані символи, які надсилаються до накопичувача 870 символів і можуть бути об'єднані з іншими демодульованими символами від інших шляхів сигналу або інших надлишкових передач. Вихід накопичувача 870 включає оброблені символи, які потім надсилаються до буфера/зворотного переміжувача 234 (Фіг.5). Демодулятор символів і об'єднувач 524 може бути пристосований для обробки кількох зразків (наприклад, 4, 8, 16 то що) у кожному таймерному циклі. Кількість зразків, що можуть оброблятись демодулятором символів і об'єднувачем 524, залежить від ряду факторів, наприклад, частоти надходження до демодулятора символів і об'єднувача 524, ширини елементів у демодуляторі символів і об'єднувачі 524 тощо. Фіг.8В містить блок-схему типового втілення елемента швидкого перетворення Адамара (ШПА), який може виконувати функції елемента 820 видалення покриття. У одному з втілень корельовані зразки ІКОР, QКОР послідовно і почергово надсилаються до елемента 820 ШПА по одному за цикл. Елемент 820 призначено виконувати видалення покриття Уолша з прийнятих зразків одним або кількома символами Уолша програмованої довжини N. Елемент 820 ШПА може працювати у одній з кількох конфігурацій. Наприклад, він може бути пристосований видаляти покриття з вхідних зразків певним символом Уолша довжиною N. У цьому випадку елемент 820 приймає блок N зразків ІКОР і N зразків QКОР (тобто пару векторів ІКОР і QКОР з N елементів коду) і виконує N-елементне видалення Уолша над прийнятим блоком зразків певним символом Уолша для формування пари символів ІDEC і QDEC без покриття. У іншому варіанті елемент 820 ШПА може видаляти покриття всіма N символами Уолша. У цьому випадку елемент 820 виконує функцію, еквівалентну множенню матриці Адамара NxN (яка відповідає N символам Уолша довжиною N елементів коду кожний) на вектор, що включає N пар IКОР і QКОР для одержання N пар символів ІDEC і QDEC без покриття. Видалення покриття всіма N символами Уолша є особливо зручним, наприклад, у системі ПДКУ КШП, де дані можуть передаватись до терміналу у більш, ніж одному каналі. У одному з втілень для обробки зразків IКОР і QКОР і мінімізації складності схеми елемент 820 ШПА обробляє ці зразки у почергових циклах. Це дозволяє одному елементу 820 одержувати символи ІDEC і QDEC, звільнені від покриття для подальшого елемента обробки у почергових циклах, причому QDEC затримуються відносно символів ІDEC на один таймерний цикл. Подальший вузол обробки може обробляти звільнені від покриття символи ІDEC і QDEC згідно з їх надходженням від елемента 820, не чекаючи надходження всіх символів ІDEC і потім всіх символів QDEC. Елемент 820 може бути пристосований обробляти зразки IКОР і QКОР почергово належним керуванням елементами пам'яті у елементі 820. Елемент 820 ШПА є пристроєм послідовної обробки, який приймає зразки послідовно, по одному у кожному циклі, і після деякої затримки на обробку надсилає звільнені від покриття символи для кожного таймерного циклу. Ці символи у певному блоці зразків затримуються на певну кількість циклів, причому затримка визначається частково довжиною символа Уолша. Для кожного блоку з N зразків даних елемент 820 послідовно формує N символів без покриття відповідно до N символів Уолша. Елемент ШПА може виконувати видалення символів Уолша довжиною N=2L, використовуючи L перетворюючих елементів. У типовому втіленні (Фіг.8В) для видалення покриття 16-елементними символами Уолша елемент 820 має 4 перетворюючі елементи 820а-820d, з'єднані послідовно. Кожний з цих елементів виконує підгрупу операцій підсумовування і віднімання і виконує перехресне сполучення результатів від попереднього перетворення. У кожному перетворюючому елементі 830 вхідний зразок надходить на вхід мультиплексора 832, віднімальний вхід суматора 834 і перший складальний вхід суматора 836. Крім того, мультиплексор одержує вихід суматора 834 і почергово надсилає до елемента 838 пам'яті вихід від суматора 834а або вхідний зразок. Вихід елемента 838 пам'яті надходить до складального входу суматора 834, другого складального входу суматора 836 і на вхід мультиплексора 840, який також приймає вихід суматора 836. Мультиплексор 840 почергово надсилає до ключа 842 вихід елемента 838 пам'яті або вихід суматора 836. Вихід ключа 842 надходить на вхід наступного перетворюючого елемента 830. Вихід останнього елемента 830d включає символ без покриття. Опис елемента ШПА можна знайти у патенті США 5 561 618 виданому 1 жовтня 1996p., включеному посиланням. У втіленні Фіг.8В елемент 820 ШПА може бути запрограмований виконувати ШПА (тобто видалення покриття) змінної довжини (наприклад, 1, 2, 4, 8 або 16), максимальне значення якої визначається кількістю перетворюючих елементів 230, а коротше ШПА може виконуватись шунтуванням одного або кількох таких елементів. Довше ШП А може бути виконане доданням перетворюючих елементів 830. Зразки IКОР і QКОР надходять до елемента ШПА 820 через шину у почергових таймерних циклах. Мультиплексування з розділенням часу реалізується лічильником Уолша (не показаним на Фіг.8В), який очищується, коли перший корельований зразок надходить на вхід елемента 820. Мультиплексування з розділенням часу дозволяє використовувати спільну схему, завдяки чому елемент 820 може виконувати видалення покриття як з IКОР так і з QКОР. У іншому втіленні зразки IКОР і QКОР надходять паралельно до двох елементів ШПА, кожний з яких виконує видалення покриття для кожного з блоків зразків IКОР і QКОР . Фіг.8С містить блок-схему типового втілення пілотного демодулятора 850. Звільнені від покриття символи IDEC і QDEC від елемента 820 ШПА і комплексні пілотні символи РI і PQ надходять до пілотного демодулятора 850, який когерентно демодулює ці символи пілот-сигналом. Пілотна демодуляція описується рівнянням IDEM+jQDEM=(IDEC+jQDEC)(PI-jPQ)= (3) =(IDECPI+QDECPQ)+j(-IDECPQ+QD ECPI)= =[dot(IQ,P)-j(cross(IQ,P)] Демодульовані символи IDEM і QDEM: IDEM=(IDECPI+QDECPQ) (4) QDEM=HDECPQ+QDECPI) (5) У демодуляторі 850 звільнені від покриття символи IDEC і QDEC надходять до ключів 852а, 852с, відповідно. Виходи цих ключів (символи IDEC і QDEC) зрівнюються за часом ключем 852b. Виходи ключів 852b, 852с містять комплексні символи даних. Подібним чином пілотні символи РI і PQ проходять через ключі, відповідно, 854а, 854b. Виходи цих ключів надходять до кожного з мультиплексорів 856а, 856b, кожний з яких вибирає один з символів РI або PQ, залежно від того, виконується скалярне чи векторне множення. Комплексні пілотні символи від мултиплексорів 856а, 856b надходять до перемножувачів 86а, 860b, відповідно, які також приймають комплексні символи даних від ключів 852d, 852с, відповідно. Кожний перемножувач перемножує один з компонентів (IDEC або QDEC) комплексного символа даних на один компонент (РI або PQ) комплексного пілотного символу і надсилає добуток до відповідного ключа 862. Вихід ключа 862а надсилається до вентиля 864 "виключне АБО", який також приймає контрольний сигнал CROSS. Вихід ключа 862b і вихід вентиля 864 надсилаються до суматора 866, який підсумовує символи і надсилає результат до накопичувача 870 символів. Згідно з (4), демодульований символ IDEM може бути одержаний множенням символа lDEC даних на пілотний символ РI у перемножувачі 860а, множенням символа QDEC даних на пілотний символ PQ у перемножувачі 860b і об'єднанням результатів у суматорі 866. Подібним чином згідно з (5), демодульований символ QDEM може бути одержаний множенням символа IDEC даних на пілотний символ PQ у перемножувачі 860а, множенням символа QDEC даних на пілотний символ РI у перемножувачі 860b і об'єднанням результатів від перемножувачів 860а, 860b і інвертованого результату від вентиля 864 у суматорі 866. Отже, для одержання демодульованого символа QDEM мультиплексори 856а, 856b обмінюються пілотними символами РI і PQ, надісланими до перемножувачів 860а, 860b, а вентиль 864 "виключне АБО" інвертує результат від перемножувача 860а. Фіг.8С місить також блок-схему типового втілення накопичувача 870 символів. Демодульовані символи IDEM і QDEM від пілотного демодулятора 850 послідовно надсилаються до суматора 872. Символи IPRE і QPRE від попередніх обчислень зчитуються (парами) з буфера/зворотного переміжувача 234 і надсилаються до ключа 874. Мультиплексор 876, з'єднаний з ключем 874, вибирає символ IPRE або символ QPRE і надсилає їх до Івентиля 878, який також приймає контрольний сигнал FIRST, який встановлює в 0 вихід вентиля 878, якщо накопичення символів не передбачається. Вихід вентиля 878 надходить до суматора 872 і складається з прийнятими символами IDEM і QDEM. Вихід суматора 872 містить накопичений (тобто оброблений символ ІPRO або QPRO, який надсилається назад до буфера/зворотного переміжувача 234. Фіг.9 містить блок-схему типового втілення накопичувача 526 у процесорі 230 даних, який може бути використаний для обробки даних трафіка, пілотного еталону і інших сигнальних даних. У користувацькому терміналі накопичувач 526 може бути використаний для пошуку сильних екземплярів сигналу для одержання пілотного еталону, здобувати біти контролю потужності тощо. У БС накопичувач 526 може виконувати зазначені вище функції, а також обробляти іншу сигнальну інформацію, наприклад, повідомлення з вимогою даних (ПВД). Корельовані зразки IKOP і QKOP від корелятора 522 до восьми елементів 910а-910h видалення покриття і накопичення. Винахід припускає і інші кількості таких елементів. У кожному елементі 910 корельовані зразки IKOP і Q KOP надходять до вентиля 912 "виключне АБО", який також приймає символ Уолша від генератора 914 Уолша, програмованого генерувати певний символ Уолша завантаженням відповідного коду Уолша у пов'язаний з ним вентиль 916. Отже, елементи 910а-910h можуть бути запрограмовані на виконання видалення покриття з блоку зразків IKOP і QKOP вісьма різними символами Уолша. У прямому каналі один елемент видалення покриття може бути використаний для обробки даних контролю потужності. У зворотному каналі 8 елементів видалення покриття можуть бути використані для демодуляції даних контролю швидкості передачі і виконання ШПА як DFT (тобто, не швидко). У кожному елементі 910 видалення покриття і накопичення вентиль 912 "виключне АБО" виконує видалення покриття з зразків даних символом Уолша і надсилає зразки без покриття на один з входів мультиплексора 922. Інший вхід мультиплексора 922 приймає відповідні корельовані зразки (тобто ІKOP1, І KOP2, QKOP1 або ОKOP2) від корелятора 522. Залежно від задачі, що виконується, мультиплексор 922 формує або звільнені від покриття зразки з вентилем схеми "виключне-АБО" 912 або корельовані зразки для суматора 924, який приймає через ключ попередній зразок від вентиля ADD 926, складає прийняті зразки і надсилає накопичений вихід до першої групи регістрів 928а, 928b (з'єднаних послідовно) і до другої групи регістрів 930а, 930b (з'єднаних послідовно). Вихід ключа 928b і контрольний сигнал FLUSH надходять на входи І-вентиля 926, який надсилає до суматора 926 нульове значення , якщо контрольний . сигнал FLUSH є низьким, і вихід ключа, якщо контрольний сигнал FLUSH є високим. Вихід ключа 930b включає акумульований символ і надходить до одного з входів мультиплексора 940. Мультиплексор 940 приймає акумульовані символи від всіх восьми елементів 910а-910h видалення покриття і накопичення і надсилає їх послідовно до ключа 942, з'єднаного з шиною 510 даних. Після цього акумульовані символи можуть бути одержані контролером 240 через ключ 942. Корельовані зразки IKOP, Q KOP також надходять до квадратора 952 у елементі 910b видалення покриття і накопичення. Квадратор 952 підносить у квадрат прийняті зразки і ι надсилає результати до одного входу м ультиплексора 954, який також приймає зразки від покриття від вентиля 912b "виключне АБО". Далі мультиплексор 954 надсилає до мультиплексора 922b або квадрати зразків, або зразки без покриття залежно від контрольного сигналу SQUARE. Квадратор 952 підтримує обчислення оцінки відношення носій/інтерференція для пілот-сигналу, якам використовується для оцінювання якості каналу сигналу. Накопичувач 526 може бути програмований на виконання різних задач. Наприклад, він може бути запрограмований на одночасне видалення покриття у восьми каналах. Корельовані IKOP, QKOP надходять до кожного елемента 910 видалення покриття і накопичення з розділенням часу (тобто IKOP, QKOP, IKOP і т.д.). Два ключі 928а, 928и першої групи ключів підтримують мультиплексоване накопичення зразків IKOP, QKOP з розділенням часу. Накопичувач 526 може бути запрограмований допомагати у пошуку сильних екземплярів, прийнятого сигналу. Наприклад, накопичувач 526 може накопичувати вектори І, Q для різних часови х зсувів у кожному з восьми накопичувачів для подальшого обчислення квадрату енергії. Якщо пілотний еталон був покритий нульовим кодом Уолша, видалення покриття у приймальному вузлі можна не виконувати. У цьому втіленні накопичувач 526 може бути запрограмований на одночасну обробку до чотирьох часових зсувів, кожний з яких обробляється відповідною парою елементів 910 видалення покриття і накопичення. У деяких втіленнях винаходу передбачено мікроконтролер 232, призначений приймати задачі, диспетчеровані контролером 240 і керувати операціями елементів приймального вузла 200 при виконання цих задач. Кожна задача включає послідовність операцій або кілька інших задач. Наприклад, задача може бути призначена обробляти певний шлях певним часовим зсувом, вести пошук сильного екземпляру сигналу у певному часовому вікні тощо. Задача пошуку може бути вирішена інструктуванням корелятора 522 і накопичувача 526 корелювати пі-лот-сигнал протягом певного інтервалу часу (наприклад, 95 елементів коду) з вказаним часовим зсувом. Задача може також включати обробку всіх призначених шляхі в, вести пошук сильних екземплярів сигналу з багатьма часовими зсувами тощо. У одному з втілень мікроконтролер задає значення відповідному скінченному автомату задач для кожної прийнятої задачі і підтримувати цей автомат протягом виконання задачі. Залежно від задачі, що виконується, мікроконтролер 232 може додатково задавати значення для одного або кількох скінченних автоматів задач нижчого ступеню ієрархії. Мікроконтролер може бути конфігурований інформувати контролер 240 про завершення конкретної задачі. Обробка, яку треба виконати для задач пошуку, задач обробки даних, задач обробки сигналів та ін. описані у таких патентах і заявках на патент, включених посиланням: [1) Патенти США 5 644 591, 5 805 648, 5 867 527, 5 764 687, 5 577 022, 5 654 979; 2) Заявки на патент США 08/987, від 9/12/1997 172 (тепер патент США №6,639,108, виданий 28 жовтня 2003p., Левін та ін..) і 09/283 010 від 31/03/1999 (тепер патент США №6, 363,108, виданий 26 березня 2002р., Агравал та ін.)]. Фіг.10 містить блок-схему типового втілення мікроконтролера 232, придатного для керування операціями елементів приймального вузла 200 (наприклад, буфера 224 і процесора 230 даних). Мікроконтролер включає контролер встановлення послідовності, з'єднаний з лічильником 1014ф з ключами 1016а, 1016b. Лічильник 1014 і ключ 1016а з'єднані з ключами 1016с і 1016d, відповідно, які з'єднані з шиною 510 даних. Ключ 1016b зберігає стан мікроконтролера 232 і може бути інтегрований з контролером 1012 встановлення послідовності. Ключ 1016d приймає з шини 510 даних слово, що визначає задачу, призначену контролером 240. Ключ 1016с приймає з шини 510 даних одне або більше значень параметрів, необхідних для виконання призначеної задачі. Такі параметри можуть, зокрема, визначати часові інтервали, у яких має виконуватись пошук. Під час виконання задачі лічильник 1014 відраховує призначений інтервал часу і надсилає до контролера 1012 встановлення послідовності сигнал кінця цього інтервалу. У одному з втілень для спрощення схеми і зниження вартості контролер 1012 встановлення послідовності реалізовано через комбінаторну логіку. Ця логіка передбачає використання скінченого автомата задач, для встановлення послідовності диспетчерованих задач. Кожний такий скінчений автомат формує належні сигнали контролю, які керують операціями елементів приймального вузла 200, наприклад, буфера 224, корелятора 522, демодулятора символів і накопичувача 524, накопичувача 526 і буфера/зворотного переміжувача 234. Сигнали контролю встановлюють послідовність виконання різних задач і контролюють буфери і елементи обробки, забезпечуючи виконання призначеної задачі. Наприклад, сигнали контролю керують мультиплексорами Фіг.6С (Наприклад, 612,622,546), забезпечуючи обрання належних входів мультиплексорів від буфера 224 і буфера/зворотного переміжувача. 234. Контролер 1012 встановлення послідовності, крім того, керує операціями генераторів 512, 542 адрес, забезпечуючи генерування належних адрес. Фіг.11А містить часову діаграму обробки зразків даних процесором 230 даних для нульового часового зсуву. У цьому прикладі для кожного періоду елементів коду формуються два зразки даних, кожний з яких має розрізнення 4 біти. Для кожної операції 32-бітового зчитування, з буфера 224 можуть бути відібрані 16 комплексних зразків ІПШ і QПШ для періоду у 8 елементів коду або 4 комплексні зразки даних для періоду у 2 елементи коду. У першому таймерному циклі комплексні ПШ зразки для 8 елементів коду зчитуються з буфера 224 і надсилаються до ключа 732 корелятора 522 (Фіг.7А). У другому таймерному циклі зразки даних для перших двох елементів коду, що відповідають часовим зсувам 0,0, 0,5, 1,0, 1,5, зчитуються з буфера 224 і надсилаються до ключів 712а, 712b, 712c, 712d, відповідно. К третьому таймерному циклі зразки з ключів 712 надсилаються до ключів 714, і зразки даних для наступних дво х елементів коду, що відповідають часовим зсувам 2,0, 2,5, 3,0, 3,5, зчитуються з буфера 224 і надсилаються до ключів 712а, 712b, 712c, 712d, відповідно. У четвертому таймерному циклі зразки даних для першого елемента коду, що відповідають часовим зсувам 0,0 і 0,5, корелюються перемножувачами 720а, 720b, відповідно, корелятора 522. У п'ятому таймерному циклі корелятор 522 залишається пасивним. У шостому таймерному циклі зразки даних для другого елемента коду, що відповідають часовим зсувам 1,0 і 1,5, корелюються перемножувачами 720а, 720b, відповідно. Обробка у таймерних циклах 7-10 є подібною обробці у таймерних циклах 3-6. Далі обробка даних продовжується , доки не виникне потреба і не буде зчитаний новий набір зразків ПШ. Фіг.11В містить часову діаграму обробки зразків даних процесором 230 даних для часового зсуву 1,5. У одному з втілень зразки даних зчитуються з буфера 224, починаючи з парних індексів елементів коду (наприклад, 0, 2, 4, ...). Отже часовий зсув для конкретного шляху може бути розбитий на цілу і дробову частини. Ціла частина ідентифікує певний парний індекс елемента коду, починаючи з якого зчитуються зразки даних. Дробова частина визначає конкретний зсув у 1/2 елемента коду у зчитаних зразках даних. Зразки ПШ і зразки даних зчитуються з буфера 224, як для нульового часового зсуву. Однак, у третьому таймерному циклі обробка даних виконується на зразках, що відповідають часовому зсуву 1,5. Зокрема, зразки даних для часових зсувів 1,5 і 2,0 корелюються перемножувачами, відповідно, 720d і 720а. Подібним чином у п'ятому таймерному циклі зразки даних для часових зсувів 2,5 і 3,0 корелюються перемножувачами, відповідно, 720b і 720с. Подальша обробка даних виконується у подібний спосіб. Описаний вище приймальний вузол може бути використаний у користувацькому терміналі або базовій станції системи зв'язку. Обробка сигналу для прямого в зворотного каналів може бути іншою і звичайно залежить від стандарту ПДКУ або особливостей системи. Крім того, вимоги до користувацького терміналу можуть відрізнятись від вимог до БС. Наприклад, користувацький термінал звичайно має обробляти одну передачу від однієї БС або додаткові передачі від кількох БС, а БС на відміну від цього звичайно має одночасно обробляти багато (різних) передач від багатьох користувацьких терміналів. Отже, приймальний вузол звичайно пристосовують до конкретних застосувань, для яких його призначено. Описані вище елементи приймального вузла 200 (наприклад, генератор 220 адрес, вхідний інтерфейс даних 222, буфер 224, процесор 230 даних, мікроконтролер 232, контролер 240 тощо) можуть бути реалізовані у вигляді однієї або кількох спеціалізованих інтегральних схем (ASIC), процесорів цифрових сигналів, мікроконтролерів, мікропроцесорів, інших електронних вузлів, призначених виконувати описані функції, або їх комбінаціями. Буфер 224 і буфер/зворотний переміжувач 234 можуть бути реалізовані у одній або кількох пристроях пам'яті (RAM), динамічних RAM (DRAM), фле ш-пам'яті та пристроях пам'яті інших типів. Крім того, буфер 224 і буфер/зворотний переміжувач 234 можуть бути також імплементовані у інтегральній схемі, використаній для реалізації інших елементів приймального вузла 200. Для полегшення розуміння різні аспекти і втілення винаходу були описані у контексті їх застосування для прямого каналу передачі даних системи ПДКУ КШП. Однак, винахід може бути використаний і для передачі даних зворотного каналу і у інши х системах зв'язку (наприклад, ПДКУ IS-95, W-CDMA тощо). Наведений опис бажаних втілень дає змогу фахівцю застосувати винахід. Різні модифікації цих втілень і принципи винаходу дозволять побудувати інші втілення без додаткового винахідництва. Винахід не обмежується цим втіленнями і його об'єм визначається його принципами і новими ознаками.
ДивитисяДодаткова інформація
Назва патенту англійськоюReceiver of a wireless communication system (variants) and a method for processing signals received in the system
Автори англійськоюBlack Peter J., Black, Peter J., Black, Peter, J.
Назва патенту російськоюПриемное устройство системы беспроводной связи (варианты) и способ рьработки принимаемых сигналов в системе
Автори російськоюБлек Питер Дж.
МПК / Мітки
МПК: H04B 7/00, H04B 1/707, H04Q 7/00
Мітки: обробки, приймальний, вузол, такій, системі, варіанти, зв'язку, сигналу, спосіб, безпровідного, прийнятого
Код посилання
<a href="https://ua.patents.su/19-74397-prijjmalnijj-vuzol-sistemi-bezprovidnogo-zvyazku-varianti-ta-sposib-obrobki-prijjnyatogo-signalu-u-takijj-sistemi.html" target="_blank" rel="follow" title="База патентів України">Приймальний вузол системи безпровідного зв’язку (варіанти) та спосіб обробки прийнятого сигналу у такій системі</a>
Спосіб одночасної передачі сукупності типів даних та спосіб прийому передачі, мультиплексованої з розділенням часу у системі безпровідного звязку, а також передавальний та приймальний вузли такої системи
Номер патенту: 74396
Опубліковано: 15.12.2005
Автори: Вілленеґґер Серж, Ландбі Стайн А.
МПК: H04J 13/00, H04J 4/00, H04B 7/26, H04L 27/00
Мітки: зв'язку, сукупності, системі, одночасної, передачі, безпровідного, також, часу, прийому, розділенням, передавальний, такої, спосіб, приймальний, даних, вузлі, мультиплексованої, типів
Формула / Реферат:
1. Спосіб одночасної передачі сукупності типів даних у системі безпровідного зв'язку, який включає:- прийом і обробку першого типу даних згідно з першою схемою обробки сигналу для генерування першого корисного навантаження,- прийом і обробку другого типу даних згідно з другою схемою обробки сигналу для генерування другого корисного навантаження,- визначення у інтервалі передачі першої частини, призначеної для передачі...
Канальна архітектура і спосіб передачі даних у зворотному каналі системи безпровідного зв’язку (варіанти) та спосіб контролю потужності передачі у зворотному допоміжному каналі і віддалений термінал у такій системі
Номер патенту: 74413
Опубліковано: 15.12.2005
Автори: Чен Тао, Джаїн Авінаш, Тідеманн Едвард Г., молодший
Мітки: такій, архітектура, зв'язку, зворотному, безпровідного, контролю, потужності, віддаленій, даних, спосіб, варіанти, термінал, каналі, передачі, системі, канальна, допоміжному
Формула / Реферат:
1. Канальна архітектура, здатна підтримувати передачу даних у зворотному каналі зв'язку системи безпровідного зв'язку, яка включає:- зворотний основний канал, якому можна надати конфігурації для передачі даних і сигналів у зворотному каналі,- зворотний допоміжний канал, який можна призначити і якому можна надати конфігурації для передачі пакетних даних у зворотному каналі,- зворотний канал контролю, якому можна надати...
Спосіб виявлення певного сигналу з сукупності сигналів розширеного спектра та приймальний вузол для виявлення цього сигналу
Номер патенту: 73157
Опубліковано: 15.06.2005
Автори: Вівер Ліндсі А., молодший, Блек Пітер Дж., Падовані Роберто
МПК: H04B 1/707, H04Q 3/00
Мітки: цього, сигналів, спектра, сигналу, виявлення, приймальний, спосіб, сукупності, вузол, певного, розширеного
Формула / Реферат:
1. Спосіб виявлення певного сигналу з сукупності сигналів розширеного спектра, який розширений певним набором псевдорандомізованих шумових (ПШ) послідовностей і полягає у:- ідентифікації першого набору ПШ послідовностей, що відповідають першій гіпотезі щодо виявленого сигналу розширеного спектра,- обробці прийнятого сигналу з ідентифікованим набором ПШ послідовностей для відокремлення пілот-сигналу,- обчисленні метрики...
Спосіб визначення швидкості зворотного каналу у системі безпровідного зв’язку, пристрій для реалізації цього способу, віддалена станція (варіанти) та базова станція (варіанти)
Номер патенту: 73737
Опубліковано: 15.09.2005
Автори: Падовані Роберто, Гроб Мет'ю Ст'юарт, Кармі Гаді, Бендер Пол І.
МПК: H04L 1/00, H04Q 7/38, H04B 7/26
Мітки: пристрій, зв'язку, цього, станція, варіанти, реалізації, системі, віддалена, спосіб, зворотного, каналу, визначення, безпровідного, базова, способу, швидкості
Формула / Реферат:
1. Спосіб визначення швидкості передачі зворотного каналу зазначеної віддаленої станції у системі зв'язку, де кожна базова станція, що підтримує зв'язок з віддаленою станцією, передає біт зайнятості зворотного каналу, який вказує, чи є вичерпаною пропускна здатність зворотного каналу, який включає:визначення швидкості передачі зворотного каналу згідно з об'єднаним сигналом зайнятості зворотного каналу, сформованим згідно з бітами...
Безпроводовий передавач (варіанти), канал зв’язку (варіанти) і спосіб модулювання інформаційного сигналу (варіанти)
Номер патенту: 62980
Опубліковано: 15.01.2004
Автор: Джоу Ю-Чен
МПК: H04L 25/03, H04J 13/02, H04J 11/00, H04L 5/02, H04L 27/26
Мітки: варіанти, інформаційного, канал, передавач, спосіб, сигналу, модулювання, зв'язку, безпроводовій
Формула / Реферат:
1. Безпроводовий передавач, який має: кодер для кодування набору інформаційних біт для створення сукупності кодових символів з швидкістю передачі даних; демультиплексор для створення зазначеної сукупності кодових символів у першій і другій підгрупах кодових символів, які мають різні швидкості кодових символів, для першого і другого модуляторів, причому зазначена швидкість передачі даних дорівнює комбінованим зазначеним різним швидкостям...
Попередній патент: Спосіб обігріву ректифікаційної колони
Наступний патент: Мотор-генератор
Випадковий патент: Гідровібратор