Генератор рівномірно розподілених випадкових чисел

Винахід відноситься до області обчислювальної техніки і може бути використаний в системах захисту інформації обчислювальних систем, наприклад, при генерації параметрів алгоритмів криптографічного перетворення, в протоколах аутентифікації, в засобах імовірнісного кодування та ін. Відомий генератор випадкових чисел (див. Горицкий В. М., Пархоменко К. В. та ін. Розробка програмноапаратних засобів генерації ймовірних послідовностей. /UkrTell Conf-97, Одеса, 9-12 верес. 1997), що містить вузол генерації випадкових бітів, який включає в себе генератор шуму, ви хід якого з'єднаний зі входом підсилювача-обмежувача, і вузол спряження з ПЕОМ, який включає в себе регістр зсуву, з'єднаний виходом зі входом вихідного регістру, який з'єднай виходами з шиною даних ПЕОМ, тактовий генератор, вихід якого з'єднаний з синхровходом регістру зсуву та входом лічильника імпульсів, вихід якого з'єднаний з синхровходом вихідного регістру та ви ходом тригера «прапора», вихід якого з'єднаний з виходом запиту переривання та через буферний елемент І з шиною даних ПЕОМ, включений своїм входом до шини адреси ПЕОМ дешифратор адреси, з'єднаний першим виходом зі входом дозволу вихідного регістру і входом скидання тригера «прапора», а другим виходом через буферний елемент І з шиною даних ПЕОМ. Недоліком цього генератора є низька надійність генерування випадкових чисел (послідовностей) одноканальною схемою. Найбільш близьким по сукупності ознак є генератор рівномірно розподілених ймовірних чисел (див. Декларц. пат. Укр. 33361 по МПК G06F7/58, G07C15/00, Бюл. №1 2001), що містить багатоканальний вузол генерації випадкових бітів, кожен канал в якому включає в себе послідовно з'єднані генератор шуму, підсилювачобмежувач і лічильний тригер, виходи усі х каналів з'єднані з входами елементу "ВИКЛЮЧНЕ АБО", і вузол спряження з ПЕОМ, включаючий в собі регістр зсуву, ви ходи якого увімкнуті до входів ви хідного паралельного регістру, з'єднаного ви ходами з шиною даних ПЕОМ, тактовий генератор, вихід якого з'єднаний з синхровходом регістру зсуву та входом лічильника імпульсів, вихід якого під'єднаний до синхровходу ви хідного регістру та входу тригера «прапора», а його вихід з'єднаний з виходом залиту переривання та через буферний елемент І з шиною даних ПЕОМ, і деши фратор адреси, включений входами до шини адреси ПЕОМ, першим виходом до входу дозволу ви хідного регістру та входу скидання тригера «прапора», а другим виходом до буферного елементу І. Надійність генерації випадкових послідовностей підвищена за рахунок використання багатоканального генератора випадкових бітів. Але таке схемне рішення призводить до підвищення еквівалентної частоти шуму на виході елементу "ВИКЛЮЧНЕ АБО" пропорційно кількості каналів генерації випадкових бітів. Таке підвищення еквівалентної частоти шуму призводить до погіршення статистичних параметрів випадкових послідовностей, що генеруються. Зокрема, підвищується різниця імовірностей випадкових "нулів" і "одиниць". В основу винаходу поставлена задача створення такого генератора рівномірно розподілених випадкових чисел, у якого нове схемне рішення каналів генерації випадкових бітів дозволило б покращити різницю імовірностей випадкових "нулів" і "одиниць", що генеруються. Такий технічний результат може бути досягнутий, якщо в генератор рівномірно розподілених випадкових чисел, що містить багатоканальний вузол генерації випадкових бітів, кожен канал якого складається з послідовно з'єднаних генератора шуму, підсилювача-обмежувача та лічильного тригера, а також елемент «ВИКЛЮЧНЕ АБО», і вузол спряження з ПЕОМ, який включає в себе регістр зсуву, вхід даних якого з'єднаний з виходом елемента «ВИКЛЮЧНЕ АБО», виходи регістра зсуву увімкнуті до входів ви хідного паралельного регістру, з'єднаного виходами з шиною даних ПЕОМ, тактовий генератор, вихід якого з'єднаний з синхровходом регістру зсуву і входом лічильника імпульсів, вихід якого під'єднаний до синхровходу ви хідного паралельного регістру та входу тригера «прапора», вихід якого з'єднаний з виходом запиту переривання ПЕОМ та через буферний елемент І з шиною даних ПЕОМ, і де шифратор адреси, включений входами до шини адреси ПЕОМ, першим виходом до входу дозволу вихідного регістру і входу скидання тригера «прапора», а другим виходом до буферного елементу І, згідно винаходу, додатково введений другий паралельний регістр, входи якого під'єднані до виходів лічильних тригерів, виходи - до входів елемента «ВИКЛЮЧНЕ АБО», а синхровхід другого паралельного регістру з'єднаний з виходом тактового генератора. Таким чином, введення в генератор рівномірно розподілених випадкових чисел додаткового паралельного регістру дозволяє записувати в нього випадкові біти кожного каналу (з частотою одного генератора шуму), тобто не погіршуючи різницю імовірностей "нулів" і "одиниць", а об'єднання логічних рівнів з виходів паралельного регістру елементом «ВИКЛЮЧНЕ АБО» додатково поліпшує різницю імовірностей "нулів" і "одиниць", що генеруються. На рисунку зображена структурна схема генератора рівномірно розподілених випадкових чисел. Генератор містить багатоканальний вузол 1 генерації випадкових бітів, кожний канал якого складається з послідовно з'єднаних генератора 2.1-2.n шуму, підсилювача-обмежувача 3.1-3.n і лічильного тригера 4.1-4.n, де: n=2 і більш - кількість каналів. Виходи лічильних тригерів 4.1-4.n з'єднані з входами другого паралельного регістру 5, а його виходи підключені до входів елемента 6 "ВИКЛЮЧНЕ АБО", ви хід якого з'єднаний зі входом даних регістру 7 зсуву вузла 8 спряження з ПЕОМ. Ви ходи регістру 7 зсуву з'єднані зі входами вихідного паралельного регістру 9, з'єднаного виходами з шиною даних ПЕОМ. Ви хід тактового генератора 10 з'єднаний з синхровходом регістру 7 зсуву, з синхровходом другого паралельного регістру і входом лічильника 11 імпульсів, вихід якого з'єднаний з синхровходом вихідного паралельного регістру 9 і входом тригера 12 «прапора», вихід якого через буферний елемент 13 І з'єднаний з шиною даних ПЕОМ. Де шифратор 14 адреси з'єднаний з шиною адреси ПЕОМ, перший вихід де шифратора 14 адреси з'єднаний з входом скидання тригера 12 «прапора» і з входом дозволу ви хідного паралельного регістру 9, а другим - з буферним елементом 13 І. Генератор рівномірно розподілених ймовірних чисел працює слідуючим чином. На виходах генераторів шуму 2.1-2.n формуються імпульси випадкової амплітуди, наступні через випадкові часові інтервали. Амплітуди цих імпульсів підсилювачами-обмежувачами 3.1-3.n перетворюються в логічні рівні ТТЛ або КМОН мікросхем. Для вирівнювання ймовірностей в кожний канал введені лічильні тригери 4.1-4.n, вихідні сигнали яких з рівною ймовірністю знаходяться в стані логічного нуля і логічної одиниці. Випадкові логічні рівні з виходів кожного каналу записуються в другий паралельний регістр 5, виходи якого об'єднуються елементом 6 “ВИКЛЮЧНОГО АБО”, а його вихід є виходом вузла 1 генерації випадкових бітів. Ці рівномірно розподілені випадкові біти записуються послідовно в регістр 7 зсуву з частотою, що виробляється тактовим генератором 10 в вузлі 8 спряження з ПЕОМ. Лічильник 11 імпульсів через кожні 16 або 32 періоди тактового генератора 10 формує імпульс для запису випадкового числа з регістру 7 зсуву в ви хідний паралельний регістр 9 і для установи тригера 12 «прапора» в одиничний стан. Вихідний сигнал тригеру 12 «прапора» подається на вихід запиту переривання IRQ ПЕОМ. Виконуючи підпрограму обробки переривання, ПЕОМ зчитує випадкове число з вихідного регістру 9 на шину даних. Для цього на шину адреси ПЕОМ виставляється адреса порта, що розпізнається дешифратором 14 адреси, і вихідний сигнал дешифратора дозволяє зчитування коду вихідного регістру 9, а також скидає в нуль тригер 12 «прапора». Стан тригеру «прапора» може бути також прочитаний на шині даних ПЕОМ через буферний елемент 13 І, на вхід дозволу якого подається імпульс з другого виходу деши фратора 14 адреси.