Пристрій для запису цифрового інформаційного сигналу

Изобретение относится к устройству для записи цифрового информационного сигнала на информационную дорожку магнитного носителя записи, а также для преобразования перед записью n-разрядных информационных слов в представленном цифровом информационном сигнале в (n+m)-разрядные канальные слова, где n и m являются целыми числами и для которых выполняется условие m ³ 1 и n > m, содержащему – входной терминал для приема n-разрядных информационных слов, – кодирующее устройство, вход которого соединен с входным терминалом, содержащее предварительный преобразователь типа аТ, функционирующий при целом числе больше и равном двум, и выполненное с возможностью преобразования n-разрядных информационных слов в (n+m)-разрядные канальные слова и представления канальных слов на выходе, – записывающее устройство, вход которого соединен с выходом кодирующего устройства, выполненное с возможностью записи (n+m)-разрядных слов на информационную дорожку магнитного носителя записи. Устройство такого типа известно, например, из заявки на европейский патент № 339724 (PHN 12.533). Для устройства, являющегося прототипом, описание процесса кодирования дается в соответствии с той процедурой, когда n-разрядное информационное слово преобразователя в (n+m)-разрядное канальное слово при использовании просмотровой таблицы, согласно которой канальное слово подается посредством предварительного преобразователя типа 2Т к записывающему устройству, с помощью которого закодированное таким образом (n+m)-разрядное канальное слово записывается на магнитный носитель записи. В этом случае применяется метод записи без возвращения к нулю с инверсией NRZ–1. При более детальном рассмотрении дается описание преобразования 8-ми разрядных слов в 10-ти разрядные слова, где каждому 8-ми разрядному информационному слову предусмотрены по крайней мере три 10-ти разрядных слова из вышеупомянутой просмотровой таблицы, каждое, имеющее взаимно различную степень несоответствия. При обеспечении соответствующей выборки этих трех 10-ти разрядных слов текущее (рабочее) цифровое суммарное значение в потоке последовательных данных канальных слов на выходе устройства предварительного преобразователя может контролироваться таким образом, что требуемое изменение этого текущего цифрового суммарного значения обеспечивается как функция времени. В вышеупомянутой публикации пилот-сигнал приводился таким образом в поток последовательных данных, пилот-сигнал, который при воспроизведении с носителя записи мог, например, использоваться для обеспечения слежения. Задачей изобретения является возможность предложить устройство, с помощью которого также возможно обеспечить установку требуемого текущего цифрового суммарного значения, рассматриваемого как функция времени, но в котором используется иной вид кодирования, причем система кодирования имеет упрощенную структуру и предусматривает возможность выполнения высокоэффективного кодирования. Задача изобретения решается тем, что кодирующее устройство содержит средства привязки сигнала, предназначенные для обеспечения привязки каждый раз m-разрядного цифрового слова, где m равно 1, к последующему n-разрядному информационному слову для получения (n+1)-разрядного информационного слова, при этом предварительный преобразователь типа аТ выполнен с возможностью преобразования (n+1)-разрядных информационных слов в (n+1)-разрядные канальные слова, а устройство кодирования кроме того содержит средства генерации управляющего сигнала, причем средства генерации управляющего сигнала выполнены с возможностью обеспечения приема (n+1)-разрядных канальных слов, поступающих от предварительного преобразователя типа аТ и для получения управляющего сигнала из (n+1)-разрядных канальных слов, кроме того средства привязки сигнала выполнены с возможностью обеспечения привязки 1-разрядного цифрового слова к n-разрядному информационному слову в ответ на этот управляющий сигнал, таким образом, что текущее цифровое суммарное значение выходного сигнала предварительного преобразователя, откладываемое в виде графика относительно оси времени, отражает характер изменения этой величины в соответствии с требуемой диаграммой. В этой связи следует отметить такую существенную особенность как использование предварительного преобразователя типа Т при условии, что а ³ 2. В первую очередь выбор предварительного преобразователя определяется механизмом обнаружения, обеспечиваемым в воспроизводящей части системы. При магнитной записи часто производится обнаружение клаcса PR4, т.е. обнаружение частичного отклика класса 4. Это обнаружение известно per se (по существу) и не требует дальнейшего разъяснения. Однако это не означает, что во избежание размножения ошибок на записывающей стороне в этом случае необходимо применение предварительного преобразователя типа 2Т. Кроме того, в подобных системах важно обеспечить, чтобы величина Тмах в потоке последовательных данных канальных слов, т.е. максимальное число последовательных "нулей " или "единиц" в этом потоке данных, не превышала конкретное значение. Вставка 1-разрядного цифрового слова в цифровые данные в сочетании с процедурой кодирования посредством предварительного преобразователя типа аТ предоставляет возможность обеспечить ограничение величины Тмах. При использовании предварительного преобразователя с а ³ 2 это ограничение более эффективно, чем в случае применения предварительного преобразователя типа 1Т. Таким образом, кодирование n-разрядных информационных слов в (n+1)-разрядные канальные слова в устройстве, осуществленном в соответствии с изобретением, обеспечивается очень простым способом в результате разрешения 1-разрядного цифрового слова, предшествующего n-разрядным информационным словам. Из полученного таким образом (n+1)-разрядного информационного слова обеспечивается равенство n самых младших (или скорее самых старших) двоичных разрядов первона чаль ному n-разрядному информационному слову. Таким образом, нет необходимости в использовании просмотровой таблицы, обеспечиваемой для функционирования устройств известного уровня техники. Кроме того, при выборе числа n больше или равно 10 может быть обеспечено высокоэффективное кодирование. Например, если предположить n равным 24, то при этом значении будет достигнута 90% эффективность, которая очень высока по сравнению с эффективностью кодирования, описание которой было дано в вышеупомянутой публикации. Следует отметить, что настоящее изобретение относится не только к цифровым информационным системам, предусматривающим исключительное использование таких последовательных n-разрядных информационных слов, когда вставка 1-разрядных информационных слов в поток данных цифрового информационного сигнала производится через равные промежутки времени. 1-разрядные информационные слова могут быть также вставлены в моменты времени, которые не все обуславливаются равноотстоящими промежутками времени на временной оси. Например, можно предположить, что цифровой информационный сигнал состоит из чередующихся n-разрядных и p-разрядных информационных слов, к каждому n-разрядному информационному слову обеспечивается привязка 1-разрядного цифрового слова, а к каждому pразрядному информационному слову обеспечивается привязка q-разрядного цифрового слова, причем выполняется условие p ¹ n, а q является целым числом, которое может быть равным 1. Привязка q-разрядных цифровых слов к p-разрядным информационным словам может быть такой же эффективной как и в случае привязки 1-разрядных цифровых слов к n-разрядным информационным словам. Далее, с учетом вышеизложенного, следует отметить, что из описания заявки на европейский патент № 250049 (PHN 11.790) известно, что в записывающем устройстве, содержащем предварительный преобразователь типа аТ для обеспечения зависимости текущего цифрового суммарного значения с выходным сигналом предварительного преобразователя обеспечивается привязка а-разрядного цифрового слова к nразрядным информационным словам. В заявке излагается, что каждый раз сколько разрядов привязываются к n-разрядному информационному слову, столько же предусматривается элементов памяти в предварительном преобразователе типа аТ. Следовательно, в прототипе устройства, содержащем предварительный преобразователь типа 1Т, обеспечивается привязка 1-разрядных цифровых слов к информационным словам и таким же образом обеспечивается привязка 2-х разрядных цифровых слов к информационным словам в устройстве, содержащем предварительный преобразователь типа 2Т. При использовании предварительного преобразователя типа 1Т привязка 1-разрядного цифрового слова после предварительного кодирования (преобразования) достаточна для инверсии знака всех разрядов полученного канального слова и достаточна для контроля в этом режиме текущего цифрового суммарного значения в выходном сигнале предварительного преобразователя. В случае применения предварительного преобразователя типа 2Т должна быть обеспечена привязка 2-х разрядных цифровых слов для определения знака всех разрядов полученного канального слова после предварительного преобразования. В соответствии с изобретением для устройства, содержащего предварительный преобразователь типа 2 (или более) Т, теперь будет достаточно обеспечить привязку только одного разряда к –разрядному информационному слову. Действительно привязка этого отдельного разряда дает возможность обеспечить инверсию знака только для половины из числа разрядов полученного канального слова. Однако, оказалось, что это достаточно и для обеспечения контроля текущего цифрового суммарного значения выходного сигнала предварительного преобразователя. Кроме того, основным преимуществом является более высокая эффективность кодирования по сравнению с методами кодирования, известными из описания заявки к европейскому патенту № 250049. Дальнейшее разъяснение сущности изобретения будет дано со ссылкой на чертежи, где: на фиг. 1 представлен первый пример осуществления устройства, на фиг. 2 представлен предварительный преобразователь типа 2Т, на фиг. 3 представлен метод преобразования 24-х разрядного информационного слова в 25-ти разрядное канальное слово, на фиг. 4 представлен один из вариантов осуществления средств генерации управляющего сигнала, на фиг. 5 представлен другой вариант осуществления средств генерации управляющего сигнала, на фиг. 6 представлен метод преобразования 24-х разрядного информационного слова в 25-ти разрядное канальное слово в случае применения предварительного преобразователя типа 1Т, предварительного преобразователя типа 2Т и предварительного преобразователя типа 3Т, на фиг. 7 представлено дополнительное объяснение работы средств генерации управляющего сигнала, представленных на фиг. 5, при условии, что провал обеспечивается на определенной частоте, на фиг. 8 представлены средства объединения сигнала, когда производится вставка между средствами привязки сигнала и предварительным преобразователем типа аТ, на фиг. 9 представлен еще один примерный вариант осуществления средств объединения сигнала, на фиг. 10 представлен третий примерный вариант осуществления устройства, на фиг. 11 и фиг. 12 представлены синхронизирующие данные, присоединенные к потоку последовательных данных канальных слов, на фиг. 13 отображены ряд примеров возможного применения устройства, выполненного в соответствии с изобретением, в записывающем устройстве для записи потока последовательных данных канальных слов на магнитный носитель записи, на фиг. 14 и фиг. 15 представлены несколько частотных характеристик потока последовательных данных канальных слов, на фиг. 16 представлена еще одна частотная характеристика потока последовательных данных канальных слов, на фиг. 17 представлены дополнительные средства, добавляемые к средствам генерации управляющего сигнала, показанными на фиг. 5, на фиг. 17а представлен еще один вариант осуществления средств генерации управляющего сигнала, представленных на фиг. 17, на фиг. 18 показаны два сигнала, относящиеся к схеме, представленной на фиг. 17, на фиг. 19 представлено воспроизводящее устройство, предназначенное для считывания и декодирования потока последовательных данных (n+1)-разрядных канальных слов, на фиг. 20 представлен поток последовательных данных нескольких последовательных информационных слов и на фиг. 21 представлено устpойство, работающее в режиме опережения во время выполнения операции кодирования на одно информационное слово, предназначенное для преобразования. На фиг. 1 показано устройство, содержащее входной терминал 1, соединенный с преобразователем параллельного кода в последовательный 2. Например, 8-ми разрядные слова на входном терминале 1 последовательно в параллельной форме записи подаются к преобразователю 2. Преобразователь 2 обеспечивает преобразование (опять в качестве примера) трех из этих 8-ми разрядных цифровых слов в отдельное 24-х разрядное информационное слово, которое представлено на выходе 3. Устройство содержит средства привязки сигнала 4. Средства привязки сигнала 4 предназначены для обеспечения привязки 1разрядного цифрового слова к последовательным n (=24)-разрядным информационным словам, представленным на входе 5. Средства 4, кроме того, содержат первый блок 6, в котором "0" добавляется к 24-х разрядному информационному слову, т.е. приставляется спереди 24-х разрядного информационного слова, и второй блок 7, в котором "1" приставляется спереди 24-х разрядного информационного слова. Полученные таким образом 25-ти разрядные информационные слова передаются квыходам 8 и 9 соответственно, и через выходы каждое подается соответственно к предварительным преобразователям типа аТ 10 и 11 соответственно, с присущим им целым числом больше или равным 2. На фиг. 2 представлен предварительный преобразователь типа 2Т. Предварительные преобразователи такого типа известны per se (по существу). В предварительном преобразователе этого типа выходной сигнал операции исключающего ИЛИ, присутствующий на выходе 13, задерживается на тактовые периоды Т входного сигнала и по цепи обратной связи подаются на вход операции исключающего ИЛИ. Такт Т представляет собой тактовый период последовательного цифрового сигнала, подаваемого к предварительным преобразователям типа аТ 10 и 11. Предварительные преобразователи 10 и 11 обеспечивают преобразование (n+1)-разрядных информационных слов, подаваемых к их входам, в (n+1)-разрядные канальные слова, представленные на выходах 13 и 14 соответственно. Выходы 13 и 14 предварительных преобразователей 10 и 11 соответственно соединены со входами 15 и 16 соответственно средств генерации управляющего сигнала 17. Эти средства 17 генерируют управляющий сигнал С на выходе 18 в зависимости от (n+1)-разрядных канальных слов. Выходы 13 и 14 предварительных преобразователей 10 и 11, кроме того, соединены с соответствующими терминалами 19 и 20 контролируемых средств коммутации 22. Терминал средств коммутации 22 подсоединен ко входу 23 записывающего устройства 24. Выход 18 средств 17 подсоединен к входу управляющего сигнала 25 средств коммутации 22 и к входам управляющего сигнала 26 и 27 предварительных преобразователей типа АТ 10 и 11 соответственно. Возможный пример осуществления средств 17 представлен на фиг. 4. Средства содержат интеграторы 30 и 31, входы которых соединены с соответствующими входами 15 и 16. Выходы интеграторов соединены с первыми входами блоков объединения сигналов 32 и 33 соответственно. Выходы блоков объединения 32 и 33 соединены со входами компаратора 34, один вход которого соединен с выходом 18 средств 17 для обеспечения генерации управляющего сигнала CS. Средства 17 содержат в случае необходимости генератор сигналов 35, вход которого соединен со вторыми входами блоков объединения 32 и 33. Очевидно, что если отсутствует генератор сигналов 35, то также могут не предусматриваться блоки объединения 32 и 33. Блоки объединения сигналов 32 и 33 работают как вычитающие устройства, что будет ясно из последующего описания. Кроме того, выход компаратора 34 соединен со входами управляющего сигнала 36 и 37 интеграторов 30 и 31 соответственно. Работа устройства, представленного на фиг. 1, производится в следующем режиме. Как отмечалось выше, 24-х разрядные информационные слова подаются к блокам привязки 6 и 7. На выходах 8 и 9 соответственно появляются 25-разрядные информационные слова, где 24 разряда (в данном примере самые младшие разряды) отображают оригинальное (первоначальное) 24-разрядное информационное слово, а оставшийся разряд прикреплен как самый старший разряд (в одном случае (блок 6) им является "0", а в другом случае (блок 7) – "1"). На фиг. 3 и фиг. 3b приведены примеры двух 25-разрядных информационных слов, обеспечиваемых по этой методике. Центральная колонка в таблицах отображает выше горизонтальной линии 25-разрядное информационное слово. Прикрепленный (1-разрядный) цифровой номер представлен здесь в скобках. В зависимости от содержимого (Х1, Х2) двух запоминающих устройств предварительных преобразователей (по сравнению с левыми колонками, представленными на фиг. 3а и фиг. 3b) эти предварительные преобразователи формируют одно из четырех 25-разрядных слов в том случае, когда они представлены в центральной колонке таблиц, показанных на фиг. 3а и фиг. 3b. При сравнении двух 25-разрядных канальных слов, полученных в предварительных преобразователях 6 и 7 при идентичном содержании (Х1, Х2) запоминающих устройств этих предварительных преобразователей, результат состоит в получении двух 25-разрядных канальных слов, где четыре разряды равны друг другу, а нечетные разряды инвертированы относительно друг друга. Это особенность является огромным преимуществом и связана с тем, что предварительный преобразователь типа аТ применяется в том случае, если а равно 2. Описание этой функциональной особенности будет дальше дано со ссылкой на фиг. 6. На фиг. 6 показано, как 24-разрядное информационное слово, которое состоит практически из всех нулей, преобразовывается предварительным преобразователем типа 1Т, предварительным преобразователем типа 2Т и предварительным преобразователем типа 3Т в два варианта слова, т.е. в одном случае к 24-разрядному информационному слову приставляется "0" (фиг. 6), а в другом производится приставка "1" (фиг. 6b). На фиг. 6 показано, что предварительный преобразователь типа 1Т с определенным содержанием (отдельного) запоминающего устройства предварительного преобразователя, содержанием, которое в данном случае предполагается равным "0", производит кодирование 25-разрядного информационного слова в 25-разрядное канальное слово таким образом, что величина Т, т.е. максимальное число последовательных "нулей" или "единиц" в потоке последовательных данных 25-разрядных канальных слоев практически не изменяется по сравнению с величиной Тмах, обусловленной потоком последовательных данных 25-разрядных информационных слов. Это условие сохраняется как в случае, когда средства привязки 4 обеспечивают привязку "0", так и в случае, когда эти же средства осуществляют привязку "1", независимо от содержимого предварительного преобразователя, имеющего в наличии до соответствующего кодирования информационного слова. Если средства привязки, а более конкретно блок 6, обеспечивают привязку "0" к 24-разрядному информационному слову, то предварительный преобразователь типа 2Т сформирует 25-разрядное канальное слово, в котором число последовательных "нулей" и "единиц" коренным образом уменьшается (см. фиг. 6а). Следовательно, данный блок наилучшим образом может сохранить под контролем величины Т мах для потока последовательных данных канальных слов. Как следует из фиг. 6b предварительный преобразователь типа 2Т не вносит каких-либо улучшений для Тмах в случае, если с помощью средств привязки, а именно блока 7, произведена привязка "1". Степень различия (разница) этого 25-разрядного канального слова, т.е. 23 согласно фиг. 6b, неблагоприятна (очень неблагоприятна) по сравнению со степенью несоответствия (разницы) 25-разрядного канального слова, сформированного блоком 6, т.е. 1 согласно фиг. 6а, причем в такой мере (до таких пределов), что, как правило, на этапе выборки производится выборка 25-разрядного канального слова, сформированного блоком 6 (что будет рассматриваться в дальнейшем). Объяснения, сходные рассуждениям, описанным выше, также справедливы и для другого возможного содержания предварительного преобразователя, имеющегося в наличии до процедуры кодирования. При использовании предварительного преобразователя типа 3Т, что очевидно при рассмотрении фиг. 6, в обоих случаях число последовательных "нулей" и "единиц" в 25-разрядных канальных словах меньше, чем в соответствующих 25-разрядных информационных словах. В целом для другого возможного содержимого предварительного преобразователя, имеющегося в наличии до момента кодирования, имеют место рассуждения, аналогичные рассуждениям, приведенным при рассмотрении работы предварительного преобразователя типа 2Т. Вследствие этого в заключение можно отметить, что если предварительный преобразователь типа аТ используется при выполнении условия а £ 2, то может быть обеспечен более лучший контроль величины Т мах для потока последовательных данных канальных слов. Два 25-разрядных канальных слова CW 1 и CW 2, полученные с помощью предварительных преобразователей 10 и 11, подаются к средствам коммутации 22 и к блоку генерации 17. В блоке 17 согласно фиг. 4, посредством интегратора 30 разность канального слова CW 1 предварительного преобразователя 10 добавляется к величине, уже представленной в интеграторе. Эта величина соответствует текущему цифровому суммарному значению потока последовательных данных канальных слов при подаче к терминалу 21 средств коммутации 22. Подобным образом посредством интегратора 31 разница канального слова CW 2 предварительного преобразователя 11 добавляется к значению, представленному в интеграторе 31. Это значение также соответствует текущему цифровому суммарному значению потока последовательных данных канальных слов в терминале 21, и таким образом приравнивается к значению, относящемуся к интегратору 30. Генератор сигнала 35 формирует сигнал RY, соответствующий требуемому цифровому суммарному значению потока последовательных данных канальных слов, в терминале 21. В результате выполнения операции вычитания в блоках объединения 32 и 33 получают два сигнала ошибки l1 и l2 , которые показывают на сколько цифровое суммарное значение в потоке последовательных данных, имеющих канальные слова CW 1, CW 2 соответственно как последнее канальное слово, отличается от требуемого цифрового суммарного значения. В компараторе 34 производится выбор сигнала ошибки, имеющего наименьшее абсолютное значение. Таким образом, если подтверждается уменьшение сигнала ошибки l1, то на выходе 18 управляющий сигнал CS1 формируется таким образом, что средства коммутации 22 обеспечивает режим, при котором терминалы 19 и 21 соединяются друг с другом. Теперь канальное слово СW 1 может подаваться как следующее канальное слово ко входу 23 средств записи 24. Задержки в линиях на участке от выходов 13 и 14 до средств коммутации 22 предусматривается для компенсации времени, необходимого для получения в детекторе 17 управляющего сигнала. Кроме того, под воздействием этого управляющего сигнала CS1, который подается ко входам управляющего сигнала 36 и 37, значение интегратора 30 передается интегратору 31 по линии 40 таким образом, что два интегратора опять обеспечивают хранение в их запоминающих устройствах того же самого текущего цифрового суммарного значения. Также под воздействием этого управляющего сигнала CS1 содержимое (Х1, Х2) запоминающих устройств в предварительном преобразователе 10, содержимое, которое подается ко входам управляющего сигнала 26 и 27 предварительных преобразователей 10 и 11, переносится в два запоминающих устройства предварительного преобразователя 11 по линии 42 таким образом, что запоминающие устройства двух предварительных преобразователей опять имеют те же самые содержания (Х1, Х2). Если подтверждается, что сигнал ошибки l2 становится меньше, то управляющий сигнал CS2 генерируется таким образом, что под воздействием этого управляющего сигнала средства коммутации 22 обеспечивают режим, показанный на чертеже (см. фиг. 1), и терминалы 20 и 21 соединяются друг с другом. Канальное слово CW 2 подается к средствам записи 24 как следующее канальное слово в потоке последовательных данных каналь ных слов. Кроме того, под воздействием управляющего сигнала CS2 значение, хранимое в запоминающем устройстве интегратора 31 подается к запоминающему устройству интегратора 31 по линии 41 и сохраняется в этом запоминающем устройстве, тогда как содержимое (Х1 , Х2 ) предварительного преобразователя 11 с помощью линии 43 сохраняются в запоминающих устройствах предваритель ного преобразователя 10. В случае, когда сигналы ошибки l1 и l2 отображают равенство, может быть принято решение о постоянном генерировании управляющего сигнала CS1. Посредством устройства, рассмотренного выше, цифровой сигнал без постоянной составляющей может быть сформулирован на входе 23 средств записи 24. Фактически этот сигнал получают в результате такой регулировки, что текущее цифровое суммарное значение этого сигнала приводится к нулю. Это может быть достигнуто посредством генератора управляющего сигнала, показанного на фиг. 4, в отсутствие генератора сигнала 35 и вычитающих устройств 32 и 33 или включением генератора 35, обеспечивающего получение нулевого сигнала. В результате ввода генератора 35 и вычитающих устройств 32 и 33 дополнительно может быть произведена вставка пилот-сигнала в поток цифровых данных. Интеграл этого пилотсигнала будет соответствовать тогда изменению цифрового суммарного значения от времени, обеспечивающему генератором 35. Осуществление такого кодирования без постоянной составляющей тока и добавление пилот-сигнала в код в виде требуемого изменения цифрового суммарного значения соответствует известному уровню техники. Например, этот метод описан в вышеупомянутой заявке к европейскому патенту № 339724 (PHN 12.533). На фиг. 5 приведен еще один вариант осуществления средств генерации управляющего сигнала 17'. Эти средства генерации управляющего сигнала 17' могут быть исполнены как с провалом на частоте f = 0 Гц (т.е. скажем без постоянной составляющей) и со специфической чистотой f 1 пилот-сигнала, так и с провалом на второй частоте f 2 (W = 2/2p). Средства генерации управляющего сигнала 17', кроме того, также содержат множительные устройства 50, 52, 54 и 56, интеграторы 51, 53, 55 и 57, два блока объединения сигнала 58 и 59 и элементы формирования прямоугольных импульсов с 69.1 по 69.6. Интеграторы 51, 53, 55 и 57 включены по той же схеме, что и интеграторы 30 и 31. Канальное слово CW1 подается через вход 15 к первым входам множительных устройств 50 и 52. В множительных устройствах 50 и 52 канальное слово CW1 умножается на sinW 2t и cosW 2t соответственно. На фиг. 7 показано, как выполняется эта операция перемножения для последовательных канальных слов. На фиг. 7а поток последовательных данных канальных слов показан в виде диаграммы, отложенной на оси времени, где представлены последнее канальное слово и часть предпоследнего канального слова. На фиг. 7b показано изменение величин sinW 2t (или cosW2t), представленное в виде диаграммы, вычерченной вдоль оси времени. На фиг. 7с приведены результаты перемножения, которые являются последовательными значениями синусоидальной и косинусоидальной функцией соответственно. В интеграторах 51 и 53 эти значения, которые получены для каждого канального слова CW 1, добавляются к значению, уже представленному в запоминающем устройстве (Mem) интеграторов 51 и 53 соответственно. После каждого канального слова содержимое запоминающих устройств интеграторов 51 и 53 подается к блоку объединения сигналов 58 через элементы формирования прямоугольных импульсов 69.2 или 69.3 соответственно. В соответствии с требованиями в блоках объединения сигнала значения трех элементов формирования прямоугольных импульсов 69.1, 69.2 и 69.3 складываются вместе после взвешивания. Подобная операция выполняется с канальным словом CW2 в множительных устройствах 54 и 56, интеграторах 55 и 57 и схемах формирования прямоугольных импульсов 69.5 и 69.6. Выходные сигналы блоков объединения сигналов 58 и 59, которые, например, включены по схеме сумматоров, представляют собой опять сигналы ошибки l1 и l2 соответственно, из которых компаратор 34 в соответствии с вышеупомянутым методом обеспечивает получение управляющего сигнала CS. Если, как упоминалось ранее, генерируется управляющий сигнал CS1, то управляющий сигнал дополнительно подается к запоминающим устройствам интеграторов 55 и 57 и содержимое запоминающих устройств интеграторов 51 и 53 по линиям 61 и 62 поступает к запоминающим устройствам интеграторов 55 и 57 соответственно. С другой стороны, если генерировался управляющий сигнал СS2, то под воздействием этого управляющего сигнала содержимое запоминающих устройств интеграторов 55 и 57 по линиям 63 и 64 будет поступать в запоминающие устройства интеграторов 51 и 53 соответственно. Очевидно, что если необходимо получить дополнительный провал в частотной спектральной характеристике на третьей частоте f 3, то средства генерации управляющего сигнала 17' должны содержать два дополнительных ответвления на участке от входа 15 к сумматору 53, где каждое ответвление включает в себя последовательное соединение множительного устройства, интегратора и схемы формирования прямоугольных импульсов и обеспечивает в множительных устройствах операции перемножения sinW 3t и cosW 3t (W 3 = 2pf 3). Подобным образом необходимо предусмотреть два дополнительных ответвления, идущие от входа 16 к сумматору 59, где для каждого также предусматривается последовательное соединение множительного устройства, интегратора и схемы формирования прямоугольных импульсов. В этом случае множительные устройства также выполняют операцию умножения на sinW 3t и cosW 3t. В зависимости от полученного управляющего сигнала CS, содержимое интеграторов дополнительных ответвлений, идущих от входа 15 к сумматору 58, переносится в запоминающие устройства интеграторов, включенных в дополнительные ответвления, идущие от входа 16 к сумматору 59 (или наоборот). В этой связи следует отметить, что амплитуда пилот-сигнала, обусловленная генератором 35, показанным на схеме фиг. 5, должна выбираться таким образом, чтобы имелась также возможность контроля за обеспечением провалов на одной или более частотах. Это означает, что амплитуда пилот-сигнала генератора 35 должна быть отрегулирована до оптимального значения, которое, к слову, не должно быть слишком высоким. На фиг. 8а показаны средства объединения сигналов 73, которые могут быть помещены на участке между выходом 9 средств привязки сигналов 4, показанных на фиг. 1, и входом предварительного преобразователя типа аТ 11. Те же самые средства объединения сигналов могут быть помещены между выходом 8 средств привязки сигналов 4 и входом 12 предварительного преобразователя типа АТ 10. На фиг. 8а показано запоминающее устройство 74, в котором может храниться (n+1)-разрядное информационное слово, полученное в средствах привязки сигналов 4. Это запоминающее устройство 76 может быть частью средств привязки сигналов 4 или частью средств объединения сигналов 73. Средства объединения сигналов 73 содержат по крайней мере один блок объединения сигналов, например, в виде элемента логической операции исключающего ИЛИ. На фиг. 8а показаны два таких блока объединения 76.1 и 76.2. При выполнении логической операции исключающее ИЛИ обеспечивается комбинационное объединение 1-разрядного цифрового слова, прикрепленного к n-разрядному информационному слову, с i-ным-разрядом этого nразрядного информационного слова для получения i-го разряда нового информационного слова, которое подается к запоминающему устройству 75 вместе с 1-разрядным цифровым словом и сохраняется в этом запоминающем устройстве как новое (n+1)-разрядное информационное слово. Запоминающее устройство 75 может быть частью блоков объединения сигналов 73 или частью предварительного преобразователя типа аТ 10 или 11. На фиг. 8а показан элемент логической операции исключающего ИЛИ, который обеспечивает комбинацию 1-разрядного цифрового слова, сохраняемого в ячейке памяти 74.1, с первым разрядом информационного слова, сохраняемом во второй ячейке памяти 74.2 запоминающего устройства 74. Выход схемы логической операции исключающего ИЛИ 76.1 соединен со входом второй ячейки памяти 75.2 запоминающего устройства 75. Кроме того, предусмотрен второй элемент логической операции исключающего ИЛИ 76.2, который в данном случае обеспечивает объединение содержимого ячеек памяти 74.1 и 74.8 для получения содержимого ячейки памяти 75.8 в запоминающем устройстве 75. Другие ячейки памяти запоминающего устройства 74 непосредственно соединены со входами соответствующих ячеек памяти запоминающего устройства 75. Полученное таким образом и сохраняемое в запоминающем устройстве 75 новое (n+1)-разрядное информационное слово подается теперь к предварительному преобразователю типа аТ. На фиг. 8b показано (n+1)-разрядное канальное слово, которое может быть получено после преобразования типа 2Т (n+1)-разрядного информационного слова, представленного в запоминающем устройстве 74, а на фиг. 8с показано (n+1)-разрядное канальное слово, которое может быть получено после преобразования типа 2Т (n+1)-разрядного информационного слова, представленного в запоминающем устройстве 75. Вышесказанное справедливо при предположении, что в обоих случаях содержимое предварительного преобразователя типа аТ соответствовало "01". Преимущество расширения системы на элемент логической операции исключающего ИЛИ 76.1 состоит в том, что в результате расширения нечетные разряды n-разрядного информационного слова могут быть также определяться прикрепленным 1-разрядным цифровым словом. Это справедливо для каждого такого следующего элемента логической операции исключающего ИЛИ как элемент логической операции исключающего ИЛИ 76.2. В этом случае на фиг. 8с отчетливо показано, что начиная с ячейки памяти 75.8, дальше опять все разряды опять являются единичными ("1"). Как будет в дальнейшем показано, операция обнаружения класса PR4 при воспроизведении обеспечивает состояние, когда обнаруженные канальные слова опять будут сходны с (n+1)-разрядными информационными словами, если они были сохранены в запоминающем устройстве 75. На воспроизводящей стороне также следует предусмотреть средства объединения сигналов 73' в виде, представленном на фиг. 8d. Средства объединения 73' в действительности идентичны средствам объединения 73. В запоминающем устройстве 77 после проведения процедуры обнаружения класса РР4 обеспечивается (n+1)-разрядное информационное слово, представленное в запоминающем устройстве 75. После обработки этого (n+1)-разрядного информационного слова в элементах логической операции исключающего ИЛИ 78.1 и 78.2 оригинальное (n+1)-разрядное информационное слово, сохраняемое в запоминающем устройстве 74, показанном на фиг. 8а, опять получают в запоминающем устройстве 79. Излишне говорить, что в случае необходимости средства объединения сигналов 73 (и таким образом также 73') могут содержать одно или скорее более двух элементов логической операции исключающего ИЛИ. На фиг. 9 показан еще один вариант осуществления каскада в средствах объединения сигналов. Как уже отмечалось ранее, 24-разрядные информационные слова получают в результате объединения трех 8разрядных информационных слов. Это показано на фиг. 9а. Теперь, если в средствах объединения сигналов 83 предусмотрено два или более логических элементов операции исключающего ИЛИ, то в предпочтительном варианте только те разряды, которые принадлежат одному из 8-разрядных информационных слов, будут объединены с 1-разрядным цифровым словом. Причина этого лежит в том, что желательно избежать размножения ошибок во время воспроизведения. Это размножение происходит в результате ошибочного считывания прикрепленного разряда. С целью дальнейшего осуществления правиль ного расширения элементов логической операции исключающего ИЛИ вдоль 25-разрядного информационного слова один или более разрядов соответствующего 8-разрядного информационного слова меняются местами. Это показано на фиг. 9а. Для уменьшения влияния вышеупомянутого ошибочного считывания экстраразряда в предпочтительном варианте производится комбинирование самых младших разрядов 8-разрядного информационного слова с прикрепленным разрядом в средствах объединения сигналов 83. На фиг. 9а видно, что два самых младших разряда второго 8-разрядного слова, включенного в 24-разрядное информационное слово, комбинируются с экстра разрядом. Кроме того, 24-разрядное информационное слово iW1 преобразовывается в 24-разрядное информационное слово iW 1' при перемещении разрядов 15 и 16 информационного слова iW 1 на позиции 17 и 19 информационного слова iW 1'. При этом перемещении разряды с 1 по 6 и с 20 по 24 сохраняют свои позиции. Разряды с 7 по 14 смещаются на одну позицию вправо, а разряды 17, 18 и 19 – на одну позицию влево. Впоследствии производится привязка экстраразряда и в блоке объединения 83 выполняется процедура объединения. Полученное таким образом информационное слово Wout (W вых) подается к предварительному преобразователю. На фиг. 9в отображен процесс реверсирования, выполняемый во время воспроизведения. Воспроизведение обеспечивает слово iWout (W вых), которое преобразовывается посредством блока объединения 83' точно таким же способом, как способ, показанный на фиг. 8d. Тогда разряды 7 и 19 должны быть возвращены в их правильные позиции, после чего будет получено первоначальное 24-разрядное информационное слово iW 1. Расширение схемы, приведенной на фиг. 1, показано на фиг. 10. В этом случае выход 13 предварительного преобразователя 10 соединяется со входом "больше чем Тмах" детектора 90. Выход 14 предварительного преобразователя 11 при этом также соединяется со входом Тмах детектора 91. Предположим, что максимальное число "нулей" и "единиц" в потоке последовательных данных канальных слов равно девяти. Тогда если в потоке последовательных данных канальных слов CW 1 и CW 2 соответственно будет обнаружено больше девяти последовательных "нулей" или "единиц", детекторы 90 и 91 на своих выходах будут генеpиpовать управляющие сигналы. Выходы детекторов 90 и 91 соединяются со входами 93.1 и 93.1 соответственно блока принятия решения 92, который классифицирует режим средств генерации управляющего сигнала 17. С учетом вышеизложенного следует отметить, что для обнаружения Тмах можно обеспечить слежение за пределами канальных слов с целью определения, больше ли последовательность последовательных "нулей" или "единиц" разрешенного числа. Если детекторы не генерируют на своих выходах управляющие сигналы, то управляющий сигнал CS, подаваемый ко входу 93.3 схемы принятия решения 92, с выхода 18 средств 17 передается к выходу 94 этой схемы 92. При этом устройство функционирует в режиме, описание которого делалось со ссылкой на фиг. 1. Предположим, что детектор 90 генерирует управляющий сигнал. Это означает, что для канального слова CW 1 выполняется условие превышения на терминале 21 максимального числа "нулей" или "единиц" в потоке последовательных данных. Этот управляющий сигнал детектора 90 подается ко входу 93.1 и обеспечивается режим, когда управляющий сигнал CS средств 17 блокируется в схеме принятия решения 92. Схема принятия решения 92 начинает сама генерировать второй управляющий сигнал CS2 таким образом, что принимается решение подать канальное слово CW 2 к устройству записи 24 через средства коммутации 22. И наоборот, если детектор 91 генерирует управляющий сигнал, то схема принятия решения 92 подобным же образом обеспечивает блокировку управляющего сигнала средств 17 и сама генерирует управляющий сигнал СS1 на входе 94 таким образом, что средства коммутации обеспечат переключение, при котором терминал 19 соединяется с терминалом 21. Теперь канальное слово CW 1 подается к устройству записи 24. В аль тернативном случае возможно, что два детектора 90 и 91 генерируют управляющий сигнал и подают этот управляющий сигнал ко входам 93.1 и 93.2 схемы принятия решений. Схема 92 при этом также обеспечивает блокировку управляющего сигнала CS блока 17. Если обнаруживается, что в потоке последовательных данных на выходе предварительного преобразователя 10 количество последовательных "нулей" и "единиц" меньше, чем в потоке последовательных данных на выходе предварительного преобразователя 11, то схема принятия решения 92 будет генерировать управляющий сигнал CS1 таким образом, что обеспечивается передача каналь ного слова CW 1. Очевидно, что два детектора 90 и 91 кроме того должны содержать средства, предназначенные для определения максималь ного числа "нулей" или "единиц" в выходных сигналах предварительных преобразователей 10 и 11, а данные в максималь ных числах для двух канальных слов должны подаваться к схеме принятия решения 92 таким образом, что эта схема 92 могла генерировать требуемый управляющий сигнал CS. В этой связи следует отметить, что как только принимается решение по любому канальному слову, данные, относящиеся к детекторам Т мах 90 и 91 приравниваются под воздействием управляющего сигнала на выходе схемы 92 таким же образом как и в уже рассмотренном случае с предварительными преобразователями 10 и 11 и интеграторами, показанными на фиг. 4 и фиг. 5. Очевидно, что расширение устройства, представленного на фиг. 1, как упоминалось ранее со ссылкой на фиг. 8 и фиг. 9, также может относиться к устройству, представленному на фиг. 10. Привязка синхрослова к потоку последовательных данных канальных слов обеспечивается следующим образом. Предположим, что Тмах в потоке данных определено в 9 разрядов способом, описанным ранее. Чтобы обнаружить синхрослово в этом потоке данных, это синхрослово должно быть уникальным. Возможно, что имеется синхрослово, в котором, например, 10 последовательных "нулей" или "единиц". На фиг. 11 показано, как такое синхрослово может быть согласовано с потоком данных канальных слов. Параллельно последовательный преобразователь 2' предназначен, как упоминалось ранее, для комбинирования трех 8-разрядных цифровых слов в 24-разрядные информационные слова. В стабильные рекурсивные моменты времени (синхромоменты) только одно 8-разрядное цифровое слово b2. Вместо трех 8-разрядных цифровых слов объединяется с 15-разрядным сихрословом b1 в следующей форме записи 011000000001101 (см. фиг. 12), причем синхрослово b1 приходит первым, а затем 8-разрядное цифровое слово b2. В блоке привязки сигнала 6' двухразрядное слово b3, равное "00", прикрепляется к этому 23-разрядному слову таким образом, чтобы получить 25-разрядное информационное слово i1, подаваемое к предварительному преобразователю типа 2Т 10. В средствах привязки сигналов 7' двухразрядное слово b3, равное "11", прикрепляется к этому 23-разрядному слову также для получения 25-разрядного информационного слова i2 , которое должно подаваться к предварительному преобразователю типа 2Т 11. Привязка двухразрядного слова b3 к 23-разрядному слову обеспечивается для получения 25-разрядных информационных слов. В этом примере эти два разряда фактически являются двумя самыми старшими разрядами 25-разрядных информационных слов. В момент подачи информационных слов i1 и i2 к соответствующим предварительным преобразователям 10 и 11 эти предварительные преобразователи сначала предварительно устанавливаются к содержимому из двух ячеек памяти Х1, Х2, т.е. "00". После выполнения процедуры кодирования в предварительных преобразователях эти информационные слова i1 и i2 формируют канальные слова CW 1 и CW 2 в том виде, в каком они представлены на фиг. 12. Станет очевидным, что два канальных слова могут быть использованы для синхронизации, поскольку они содержат десять последовательных "единиц" или "нулей" соответственно, причем таким образом, что эти канальные слова могут быть обнаружены при их считывании синхродетектором. Излишне отмечать, что детекторы Тмах 90 и 91 должны быть отключены на период времени, в течение которого предварительные преобразователи 13 и 14 формируют кодированное 15-разрядное синхрослово. На фиг. 13 представлены ряд примеров возможного применения рассмотренных ранее устройств, предназначенных для магнитной записи канальных слов. На фиг. 13а отображено записывающее устройство в соответствии с принципом винтового сканирования, в котором две записывающие головки К1 и К2 расположены диаметрально противоположно во вращающемся барабане головок 100. Носитель записи повернут на 180о вокруг барабана головок. Головки К1 и К2 обеспечивают последовательную запись дорожек Т 1, Т2, Т3 и т.д. в носителе записи 101, четные дорожки записываются, например, головкой К2, нечетные дорожки – головкой К1. Посредством вышеописанных устройств канальные слова, записанные на последовательных дорожках каждый раз расширяются пилот-сигналами с различными частотами. На фиг. 13а показаны циклы четырех пилот-сигналов с различными частотами f 1, f 2, f 3 и f 4. Частотная характеристика сигнала, записанного, например, на дорожке Т4, в виде диаграммы показана на фиг. 14. Дополнительно к пилот-сигналу на частоте f 1 имеются провалы на частотах f=0, f=f 4 и f=f 2. Целью пилот-сигналов является обеспечение возможности слежения во время воспроизведения. Также при считывании дорожки Т4 головкой К2 производится считывание перекрестных помех пилот-сигналов двух соседних дорожек Т 3 и Т5. Из этого полного сигнала получают управляющий сигнал слежения, в ответ на который считывающая головка устанавливается в позицию считывания требуемой дорожки, например, путем запуска пьезоэлемента, в котором установлена головка, или посредством обеспечения контроля режима работы механизма транспортирования ленты. Считывание переходных помех пилот-сигнала соседних дорожек Т 3 и Т5 означает, что переходные помехи пилот-сигналов f 2 и f 4 должны быть считаны с соответствующих дорожек Т3 и Т5. Чтобы провести это измерение, нарушенное с минимальной степенью вероятности сигналом дорожки Т4, вводятся провалы с частотами f 4 и f 2. Вполне очевидно, что допустимы частотные характеристики других дорожек, которые подобны частотной характеристике, показанной на фиг. 14. На различных частотах f 2, f 3 или f 4 затем имеет место пик, таким образом обуславливая провалы (на частотах f1 и f 3 соответственно, f 2 и f 4 соответственно и f 3 и f 1 соответственно). Обнаружение пилот-сигнала во времени выполнения операции считывания для обеспечения слежения подробно описывалось в вышеупомянутой заявке к европейскому патенту (PHN 12.533), поэтому нет необходимости приводить здесь дальнейшее объяснение. На фиг. 13b показаны две соседние головки К1 и К2 с жесткой взаимной связью. Это головки К1, К2 записывают пары дорожек Т 1, Т2, Т3, Т4, Т5, Т6... и т.д. во время последовательных круговых вращений бара бана головок 100. Носитель записи 101 может охватывать барабан головок 100 под произвольным углом. Буквы a, b и с на дорожках, показанных на фиг. 6b, относятся к частотным характеристикам, представленным на фиг. 15а, b и с соответственно. Эти частотные характеристики соответствуют частотным характеристикам информации, записанной на дорожках. При считывании головками К1 и К2 пар дорожек Т 1 и Т2 соответственно, головка К1, считывая информацию с дорожки Т1 также считывает переходные помехи пилот-сигнала f2 с дорожки Т2. Чтобы обеспечить оптимальный режим считывания, желательно на этой частоте f 2 (см. фиг. 15а) иметь провал в частотной характеристике сигнала, записанного на дорожке Т1. Головка К2 подобным образом считывает информацию с дорожки Т2, а также переходные помехи пилот-сигнала f1 с дорожки Т1. Следовательно, предпочтительно провал иметь на частоте f1 (см. фиг. 15b) в частотной характеристике информации дорожки Т2. Из считанных сигналов переходных помех можно получить управляющий сигнал, который может быть использован для обеспечения слежения во время выполнения операции считывания. Пара головок К1, К2, кроме того, устанавливается в пьезоэлементе или слежение обеспечивается посредством контроля скорости транспортирования носителя записи. Если головки К1 и К2 затем считывают пару дорожек Т3, Т4, то головка К1, считывая дорожку Т3, также обнаружит переходную помеху от пилот-сигнала f 2 на дорожке Т2, а головка К2 обнаружит переходные помехи пилот-сигнала f 1 на дорожке Т5. Чтобы обеспечить соответствующий управляющий сигнал, предназначенный для осуществления слежения, необходимо в первую очередь осуществить инверсию сигнала для двух обнаруженных сигналов перекрестных помех. Для частотной характеристики сигналов дорожки Т 3 (см. фиг. 15с) может быть достаточно иметь провал на частоте f 2 (а не на частоте f 1), а для частотной характеристики сигнала дорожки Т 4 иметь провал на частоте f 1 (а на частоте f 2). Однако для обеспечения оптимального режима обнаружения пилот-сигнала все-таки предпочтительно иметь провалы на обоих частотах. Кроме того, желательно чтобы фазы пилотсигналов f 1 на дорожках Т1, Т5, Т9... и т.д. были взаимно сдвинуты на 90о таким образом, что обнаружение на дорожке (например, Т5) пилот-сигнала в меньшей степени сказывалось бы на пилот-сигнал f 1 дорожек Т1 и Т9. Естественно тот же самый метод затем применяется и для пилот-сигналов f2 на дорожках Т2, Т6,.... Эта мера вызвана тем, что во время воспроизведения осуществляется синхрообнаружение. Обнаружение пилот-сигналов для случая, отображенного на фиг. 13b, с целью осуществления слежения во время воспроизведения подробно обсуждалось в заявке к европейскому патенту 343.726 (PHN 12.574), поэтому можно обойтись без дальнейшего разбора этой проблемы. На фиг. 13с показаны две пары головок К1, К2 и К3, К4, расположенные диаметрально противоположно друг друга на барабане головок 100. Носитель записи 101 охватывает барабан головок на 180о. Пара головок К1, К2 обеспечивают считывание пар дорожек Т1, Т2, Т5, Т6, Т9, Т10,... и т.д. Пара головок К3 и К4 обеспечивают считывание пар дорожек Т 3, Т4, Т7, Т8,... и т.д. Буквы а, b и с на дорожках опять относятся к частотным характеристикам, представленным на соответствующих фиг. 15а, 15b и 15с. Когда пара дорожек Т1, Т2 детектируется парой головок К1, К2, головка К2 дополнительно детектирует сигналы переходных помех пилот-сигналов f1 и f 2 с дорожек Т1 и Т3 соответственно. В ответ эти обнаруженные сигналы переходных помех для обеспечения слежения можно получить управляющий сигнал. При детектировании парой головок К3, К4 пары дорожек Т 3, Т4 головка К4 дополнительно детектирует сигналы переходных помех пилот-сигналов f 2 и f 2 с дорожек Т3 и Т5 соответственно. Кроме того, в ответ на это можно опять сформировать управляющий сигнал, предназначенный для обеспечения слежения. Дальнейшее улучшение метода обнаружения такого пилот-сигнала, как пилот-сигнал, имеющий частоту f 1 (фиг. 15а), может быть реализовано во время записи с помощью провала в частотном спектре вблизи частоты f 1, как это показано на фиг. 16. Вполне очевидно, что происходит уменьшение спектра частот вблизи частоты f 1. Это означает, что увеличивается отношение сигнал-шум в случае обнаружения пилотсигнала на частоте f 1. Для обеспечения этого режима необходимо произвести расширение схемы, представленной на фиг. 5. Это расширение показано на фиг. 17, но только для половины схемы, приведенной на фиг. 5, т.е. так сказать, верхней половины, которая является частью схемы на участке между входом 15 и выходом 58.1 сумматора 58 (см. фиг. 5). На фиг. 17 расширение схемы представлено в виде двух дополнительных ответвлений, содержащих блок объединения сигналов 170, состоящий из вычитающего устройства, множительных устройств 172 и 173, интеграторов 174 и 175 и элементов формирования прямоугольных импульсов 169.1 и 169.2. Ко второму входу 176 вычитающего устройства 170 подается прямоугольный сигнал, имеющий, как видно на фиг. 18б, частоту f 1. Этот прямоугольный сигнал формируется источником 171 и в действительности соответствует идеальной форме пилот-сигнала. Источник 35, как это видно из фиг. 18а, в действительности формирует интегрированный прямоугольный сигнал. В вычитающем устройстве 170 производится вычитание прямоугольного сигнала и сигнала, присутствующего на входе 15. Дифференциальный сигнал подается к множительным устройствам 172 и 173, в которых умножается на sinW 1t и cosW1t соответственно. Полученные таким образом сигналы воспроизводятся в интеграторах 174 и 175, которые опять могут иметь форму, представленную на фиг. 5. Посредством элементов формирования прямоугольных импульсов 169.1 и 169.2 два сигнала подаются к сумматору 58'. Очевидно, что интегратор 174 и 175 каждый имеют две линии (не показанные), соединяющие их с соответствующими интеграторами, расположенными в нижней половине схемы, приведенной на фиг. 5, причем таким образом, что содержания соответствующих интеграторов в двух делителях на два может опять стать равным друг другу под воздействием управляющего сигнала CS после кодирования каждого информационного слова. Как видно из фиг. 5, 4 и 17, средства генерации управляющего сигнала также могут быть реализованы посредством слегка измененной схемы. Это видно на примере схемы фиг. 17а, представленной для схемы фиг. 17. Генератор 171 на фиг. 17 теперь помещается до ответвления на различные цепи. Схема, показанная на фиг. 17а, может обеспечить вставку пилот-сигнала в поток данных с частотой f 1. Если вставка пилот-сигнала в поток данных не производится, то генератор 171 может отсутствовать. Верхнее ответвление содержит фильтр нижних частот 179. Благодаря наличию этого фильтра 179 поток данных передается без постоянной составляющей. Второе ответвление содержит полосовой фильтр 180, имеющий центральную частоту f 2. Благодаря наличию этого фильтра 180 на частоте f 2 обеспечивается провал. Провал вблизи пика на частоте f1 обеспечивается из-за наличия полосового фильтра 181, имеющего центральную частоту f 1. На фиг. 19 показано устройство, предназначенное для обнаружения канальных слов и последующего кодирования этих канальных слов в информационные слова. Устройство содержит головку считывания 185, соединенную со входом 186 детектора класса РР4 187, выход 188 которого соединен со входом 189 блока декодирования 190. Выход 191 блока декодирования 190 соединен с выходным терминалом 192. Кроме того, выход головки считывания 185 соединен с детектором пилот-сигнала 193, содержащим, например, фильтры, имеющие центральные частоты, значения которых лежат вблизи значения частоты пилот-сигнала. Исходя из этого, детектор 193 формирует управляющий сигнал слежения на выходе 194. Блок декодирования 190 обеспечивает прием на своем входе (n+1)-разрядных информационных слов. Блок декодирования 190, как видно из фиг. 12, содержит детектор синхросигнала 195, который извлечет из потока последовательных данных информационных слов синхрослово b1. При обнаружении синхрослова b1 декодер 190 знает, на каких позициях потока последовательных данных (n+1)-разрядных информационных слов можно обнаружить 1-разрядные цифровые слова. Управляющий сигнал, подаваемый синхродетектором 195 к блоку 196, относящемуся к блоку декодирования 190, обеспечивает режим, при котором блок 196 производит удаление 1-разрядных цифровых слов из потока последовательных данных информационных слов. Тогда на выходе 192 появится оригинальный (первоначальный) поток данных n-разрядных информационных слов. На фиг. 20 и фиг. 21 показано устройство, в котором противоположно устройству, рассмотренному ранее, обеспечивается опережение на отдельное информационное слово для определения 1-разрядного цифрового слова, предназначенного для привязки к n-разрядному информационному слову iW 1. На фиг. 20 показан поток последовательных данных следующих друг за другом информационных слов iW 1, iW 2 и iW 3. 1-разрядное цифровое слово, обозначенное как Y1, должно быть прикреплено к информационному слову iW 1, а 1-разрядное цифровое слово, обозначенное на Y2, – к последующему информационному слову iW 2. Текущее цифровое суммарное значение после предварительного аТ-преобразования канальных слов, полученных с помощью предварительного преобразователя типа аТ из (n+1)-разрядных информационных слов, изменит свое значение DSV0, т.е. текущее цифровое суммарное значение в потоке последовательных данных канальных слов вплоть до момента кодирования информационного слова iW 1 изменится на значение DSV1 в соответствии с закодированным информационным словом iW 1, и соответственно изменится на DSV2 из-за преобразованного информационного слова iW 2. В предшествующих вариантах выбор разряда Y1, предназначенного для привязки к информационному слову iW 1, определялся прошлым значением (DSV0) и информационным словом iW1 таким образом, что цифровое суммарное значение канальных слов, включая закодированное информационное слово iW 1, является оптимальной аппроксимацией требуемого изменения цифрового суммарного значения. В устройстве, показанном на фиг. 21, выбор Y1 теперь также определяется изменением текущего цифрового суммарного значения потока данных канальных слов, включая закодированное информационное слово iW 2. Действительно, 1-разрядное цифровое слово Y1 добавляется к информационному слову iW 1, а 1-разрядное цифровое слово Y2 добавляется к информационному слову iW 2, т.е. добавляются такие слова Y1 и Y2 , что текущие цифровые суммарные значения DSV0, DSV1 и DSV2 являются оптимальными аппроксимациями требуемого текущего цифрового суммарного значения. На фиг. 21 представлена блок-схема такого устройства. Через вход 199 два информационных слова iW 1 и iW 2 подаются к устройству. Затем n-разрядное информационное слово iW 1 сохраняется в памяти блоков 200.2, 201.2, 202.2 и 203.2, в которых "0"-разряд (в блоках 200.2 и 202.2) или "1"-разряд (в блоках 201.2 и 203.2) прикрепляется к информационному слову iW 1. Информационное слово iW 2 сохраняется в блоках 200.1, 201.1, 202.1 и 203.1, в которых "0"-разряд (в блоках 200.1 и 201.1) или "1"-разряд (в блоках 202.1 и 203.1) прикрепляется к этому информационному слову iW 2. Далее четыре потока последовательных данных информационных слов iW 1 и iW 2, к каждому из которых обеспечивается привязка "0" или "1", передаются к предварительным преобразователям с 204.1 и 204.4, в которых потоки данных двух (n+1)-разрядных информационных слов преобразуются в потоки данных двух (n+1)-разрядных канальных слов. После этого четыре потока данных подаются к детектору 205. Детектор 205 затем генерирует со своего выхода 206 управляющий сигнал, предназначенный для подачи к контролируемому коммутатору 207, который в ответ на управляющий сигнал обеспечивает режим переключения, при котором один из терминалов 207.1, 207.2, 207.3 и 207.4 соединяется с терминалом 207.5. Предположим, что в ответ на управляющий сигнал коммутатор 207 обеспечивает переключение, при котором терминал 207.2 соединяется с терминалом 207.5. Это означает, что выходной сигнал предварительного преобразователя 204.2 представлен на выходе 208. Устройство может работать в таком режиме, что каждый раз пара следующих друг за другом информационных слов, например, iW 1 и iW 2 и последующие пары последовательных информационных слов, та ких как iW 3 и iW 4, iW 5 и iW 6... и т.д., преобразовываются на отдельном этапе способом, описанным выше, и поступают на выход 208 как пары канальных слов. При этом подразумевается, что после преобразования пары информационных слов iW 1 и iW 2 в пару канальных слов iW 1 и iW 2 содержания ячеек памяти четырех предварительных преобразователей с 204.1 и 204.4 под воздействием управляющего сигнала детектора 205 опять становятся идентичными. В приведенном выше примере это будет означать, что содержимое ячеек памяти предварительного преобразователя 204.2 копируется с содержимым запоминающих устройств предварительных преобразователей 204.1, 204.3 и 204.4. Устройство может также работать в таком режиме, что способом, рассмотренным выше, управляющий сигнал получают из двух следующих друг за другом закодированных информационных слов iW 1 и iW 2, но на выходе 208 на базе этого управляющего сигнала представлено только закодированное информационное слово iW 1 при повторении процедуры для двух следующих друг за другом информационных слов iW 2 и iW 3, iW 3 и iW 4... и т.д. В предыдущем примере это будет означать, что информационное слово iW 1, закодированное предварительным преобразователем 204.2, представлено на выходе 208 и после кодирования информационного слова iW 1 содержимое ячеек памяти предварительного преобразователя 204.2 должно быть скопировано во всех предварительных преобразователях для последующего кодирования пары информационных слов iW 2 и iW3. Описание режима работы детектора 205 дано ниже. Структура детектора 205 может быть сходной со структурой одного из детекторов, представленных на рисунках 4, 5 или 17. Каждое из ответвлений, идущих от входов с 209.1 по 209.4 к компаратору (не показанному на чертеже), включенному в состав детектора 205, формирует сигнал ошибки li1 и li2 после кодирования (n+1)-разрядного информационного iW 1 или (n+1)-разрядного информационного слова iW 2 соответственно (см. фиг. 20). Эти сигналы ошибки также показаны на фиг. 21. Критерием принятия решения может быть, например, условие, что величины: li12 + li22 определены для i, значения которого лежат в диапазоне от 1 до 4. В дальнейшем определяется наименьшее из четырех значений и это выбранное значение тогда определяет, какой из управляющих сигналов генерируется. В предшествующем примере уравнение l2.12 + l2.22 вводилось для определения наименьшего значения. Очевидно, что "опережение" может также подразумевать опережение не более чем два следующих друг за другом информационных слова. Излишне говорить, что хотя выше рассматривались аппаратные средства устройства, устройство естественно также может быть программным устройством, использующим микропроцессор. Кроме того, следует отметить, что устройство, рассмотренное со ссылкой на фиг. 1, 8 и 10, является параллельным устройством в смысле того, что со временем канальные слова, из которых впоследствии получают управляющий сигнал, генерируются более или менее параллельно. В альтернативном варианте предусматривается возможность последовательного получения канальных слов, позволяющих осуществить выбор. В этом случае необходимо иметь только один предварительный преобразователь типа аТ 10 (см. фиг. 1) и один блок 6, который затем должен обеспечить привязку как "0", так и "1" к n-разрядному информационному слову. Такое решение не требует обеспечения большого объема памяти для временного хранения полученных канальных слов. Фиг. 1 Фиг. 2 Фиг. 3 Фиг. 4 Фиг. 5 Фиг. 6 Фиг. 7 Фиг. 8 Фиг. 9а Фиг. 9b Фиг. 10 Фиг. 11 Фиг. 12 Фиг. 13 Фиг. 14 Фиг. 15 Фиг. 16 Фиг. 17 Фиг. 17а Фиг. 18 Фиг. 19 Фиг. 20 Фиг. 21 Тираж 50 екз. Відкрите акціонерне товариство «Патент» Україна, 88000, м. Ужгород, вул. Гагаріна, 101 (03122) 3 – 72 – 89 (03122) 2 – 57 – 03