Пристрій та спосіб обробки даних
Номер патенту: 101144
Опубліковано: 11.03.2013
Автори: Уілсон Джон Ніколас, Тейлор Метью Пол Атол, Атунгсірі Семюель Асанбенг
Формула / Реферат
1. Передавач для передавання вхідних символів даних з використанням ортогонального мультиплексування з частотним розділенням (ОМЧР), причому передавач включає в себе пристрій обробки даних для відображення вхідних символів даних на задану кількість сигналів піднесучих символів ОМЧР пристрою обробки даних, що містить:
перемежовувач, виконаний з можливістю заносити в запам'ятовуючий пристрій задану кількість символів даних для відображення на сигнали піднесучої ОМЧР і зчитувати з запам'ятовуючого пристрою символи даних для піднесучих ОМЧР для виконання відображення, причому зчитування з запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, при цьому порядок визначають за набором адрес, внаслідок чого символи даних перемежовують по сигналах піднесучої;
генератор адреси, виконаний з можливістю генерувати набір адрес, причому адреси генерують для кожного з вхідних символів для позначення одного з сигналів піднесучої, на яких символ даних потрібно відобразити, генератор адреси містить:
лінійний регістр зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра і виконаний з можливістю генерувати псевдовипадкову послідовність бітів відповідно до полінома генератора,
схему перестановки, виконану з можливістю прийому вмісту каскадів регістра зсуву і перестановки бітів, присутніх в каскадах регістра, відповідно до коду перестановки і полінома генератора, для формування адреси, і
модуль керування, виконаний з можливістю у поєднанні зі схемою перевірки адреси повторно генерувати адресу, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій
задана максимальна дійсна адреса пам'яті та задана кількість піднесучих становить приблизно вісім тисяч
лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра з поліномом генератора для лінійного регістра зсуву із зворотним зв'язком:
, і код перестановки формує з додатковим бітом адрес із тринадцяти бітів, який відрізняється тим, що
схема перестановки скомпонована таким чином, щоб вона змінювала код перестановки, який переставляє порядок бітів каскадів регістра для формування адрес з одного символу ОМЧР на іншій.
2. Передавач за п. 1, який відрізняється тим, що схема перестановки виконана з можливістю під час роботи циклічно повторювати послідовність різних кодів перестановки для послідовних символів ОМЧР.
3. Передавач за п. 2, який відрізняється тим, що одна з послідовностей різних кодів перестановки формує адресу 
, яка складається з тринадцяти бітів для і-ого символу даних із біта, представленого в n-ому 
каскаді регістра, відповідно, до коду перестановки, визначеного за таблицею.
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
4. Передавач за п. 2 або 3, який відрізняється тим, що
послідовність кодів перестановки містить два коди перестановки, які мають вигляд:
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
і
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
8
10
7
6
0
5
2
1
3
9
4
11
5. Передавач за п. 1, який відрізняється тим, що заданою максимальною дійсною адресою є значення, власне, між шістьма тисячами і вісьмома тисячами сто дев'яносто двома.
6. Передавач за п. 5, який відрізняється тим, що символ ОМЧР включає пілотні піднесучі, які виконані з можливістю перенесення відомих символів, і задана максимальна дійсна адреса залежить від кількості пілотних піднесучих, які присутні у символі ОМЧР.
7. Передавач за п. 1, який відрізняється тим, що приблизно вісім тисяч піднесучих передбачені в одному з багатьох режимів роботи, в якому приблизно вісім тисяч піднесучих забезпечують половину або менше, ніж половину максимальної кількості піднесучих в символах ОМЧР в будь-якому з режимів роботи, і вхідні символи даних включають перші набори вхідних символів даних для відображення на перші символи ОМЧР, і другі набори вхідних символів даних для відображення других символів ОМЧР, і пристрій обробки даних під час роботи виконує перемежовування вхідних символів даних як з першого, так і з другого наборів відповідно до обробки непарного перемежовування, причому обробка непарного перемежовування включає:
занесення перших наборів вхідних символів даних в першу частину запам'ятовуючого пристрою перемежовувача, відповідно, до порядку надходження перших наборів вхідних символів даних;
зчитування перших наборів вхідних символів даних із першої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучих перших символів ОМЧР, відповідно, до порядку, який визначається набором адрес, згенерованих одним із кодів перестановки послідовності;
занесення других наборів вхідних символів даних в другу частину запам'ятовуючого пристрою перемежовувала, відповідно, до порядку надходження других наборів вхідних символів даних, і
зчитування других наборів вхідних символів даних із другої частини запам'ятовуючого пристрою перемежовувача, на сигнали піднесучої других символів ОМЧР, відповідно, до порядку, визначеному відповідно до набору адрес, згенерованих із іншими з кодів перестановки послідовності.
8. Передавач за п. 1, який відрізняється тим, що передавач виконаний з можливістю передавати дані відповідно до стандарту цифрового телевізійного мовлення, такого як стандарт цифрового наземного телевізійного мовлення, стандарт цифрового наземного мовлення для мобільних телефонів або стандарт цифрового наземного мовлення 2.
9. Спосіб передачі символів даних через задану кількість сигналів піднесучих ортогонального мультиплексованого символу з частотним розділенням (ОМЧР), що містить етапи, на яких:
заносять в запам'ятовуючий пристрій задану кількість символів даних для відображення на сигнали піднесучої ОМЧР;
зчитують із запам'ятовуючого пристрою символи даних для піднесучої ОМЧР для відображення, причому зчитування з запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого символи даних перемежовують на сигнали піднесучої;
генерують набір адрес, причому адресу генерують для кожного з вхідних символів для позначення одного з сигналів піднесучої, на який символ даних повинен бути відображений, генерування набору адрес передбачає:
використовують лінійний регістр зсуву із зворотним зв'язком, який містить задану кількість каскадів регістра, для генерування псевдовипадкової послідовності бітів, відповідно, до полінома генератора;
використовують схеми перестановки, які під час роботи приймають вміст каскадів регістра зсуву для перестановки порядку бітів, присутніх в каскадах регістра, відповідно до коду перестановки, для формування адреси, і
повторно генерують адреси, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій
задана максимальна дійсна адреса пам'яті та задана кількість піднесучих приблизно дорівнює восьми тисячам;
лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра з поліномом генератора для лінійного регістра зсуву із зворотним зв'язком, який є ,
і код перестановки формує з додатковим бітом адресу, яка складається з тринадцяти бітів, який відрізняється зміною коду перестановки, на основі якого виконують перестановку порядку бітів каскадів регістра, для формування набору адрес з одного символу ОМЧР на інший.
10. Спосіб за п. 9, який відрізняється тим, що зміна коду перестановки включає циклічне повторення послідовності різних кодів перестановки для послідовних символів ОМЧР.
11. Спосіб за п. 10, який відрізняється тим, що одна з послідовностей різних кодів перестановки формує тринадцять адрес бітів для і-ого символу даних із біта, присутнього в n-ому етапі регістра, відповідно, до коду перестановки, визначеного за таблицею.
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
12. Спосіб за п. 10 або 11, який відрізняється тим, що послідовність кодів перестановки містить два коди перестановки, які є:
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
і
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
8
10
7
6
0
5
2
1
3
9
4
11
13. Спосіб за п. 9, який відрізняється тим, що заданою максимальною дійсною адресою є значення, власне, між шістьма тисячами і вісьмома тисячами сто дев'яносто двома.
14. Спосіб за п. 13, який відрізняється тим, що символ ОМЧР включає пілотні піднесучі, які виконані з можливістю перенесення відомих символів, і задана максимальна дійсна адреса залежить від кількості пілотних піднесучих, присутніх в символі ОМЧР.
15. Спосіб за п. 9, який відрізняється тим, що в ньому приблизно вісім тисяч піднесучих передбачені в одному з багатьох режимів роботи, в якому приблизно вісім тисяч піднесучих становлять половину або менше, ніж половину максимальної кількості піднесучих символів ОМЧР, в будь-якому з режимів роботи, і при цьому способі передбачається:
розділення вхідних символів даних, що включає перші набори вхідних символів даних для відображення на перші символи ОМЧР і другі набори вхідних символів даних для відображення на другі символи ОМЧР, і
перемежовування вхідних символів даних як із першого, так і їх другого наборів, відповідно, до процесу непарного перемежовування, яке передбачає:
занесення перших наборів вхідних символів даних в першу частину запам'ятовуючого пристрою перемежовувача, відповідно, до порядку надходження перших наборів вхідних символів даних;
зчитування перших наборів вхідних символів даних із першої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучих перших символів ОМЧР, відповідно, до порядку, який визначається набором адрес, згенерованих одним із кодів перестановки послідовності;
занесення других наборів вхідних символів даних в другу частину запам'ятовуючого пристрою перемежовувала, відповідно, до порядку надходження других наборів вхідних символів даних, і
зчитування других наборів вхідних символів даних із другої частини запам'ятовуючого пристрою перемежовувача, на сигнали піднесучих других символів ОМЧР, відповідно, до порядку, визначеного відповідно до набору адрес, згенерованих із іншими з кодів перестановки послідовності.
16. Спосіб передачі за п. 9, який відрізняється тим, що передача включає передачу відповідно до стандарту цифрового телевізійного мовлення, такого як стандарт цифрового наземного телевізійного мовлення, стандарт цифрового наземного мовлення для мобільних телефонів або стандарт цифрового наземного мовлення 2.
17. Приймач для прийому даних з символів, модульованих з ортогональним мультиплексуванням з частотним розділенням (ОМЧР),
причому приймач виконаний з можливістю приймати символи ОМЧР для відновлення символів даних із заданої кількості піднесучих символів ОМЧР, приймач включає в себе процесор обробки даних, який виконаний з можливістю відображати символи даних, отримані з символів ОМЧР, у вихідний потік даних, причому процесор даних містить:
блок усунення перемежовування, який під час роботи заносить в запам'ятовуючий пристрій задану кількість символів даних із сигналів піднесучої ОМЧР, і який зчитує із запам'ятовуючого пристрою символи даних у вихідний потік символів для виконання відображення, причому зчитування із запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого виконують усунення перемежовування символів даних із сигналів піднесучої ОМЧР;
генератор адреси, який під час роботи генерує набір адрес, причому адресу генерують для кожного з символів даних, що приймаються, для відображення символу даних, що приймається із сигналу піднесучої ОМЧР, у вихідний потік символів, причому генератор адреси містить:
лінійний регістр зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра і виконаний з можливістю генерувати псевдовипадкову послідовність бітів відповідно до полінома генератора;
схему перестановки, яка під час роботи приймає вміст із каскадів регістра зсуву і виконує перестановку порядку бітів, присутніх в каскадах регістра, відповідно, до коду перестановки, для формування адреси для однієї з піднесучих ОМЧР, і
модуль керування, який, під час роботи спільно з схемою перевірки адрес, повторно генерує адресу, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій
задана максимальна дійсна адреса пам'яті та задана кількість піднесучих приблизно дорівнює восьми тисячам;
лінійний регістр зсуву із зворотним зв'язком містить дванадцять каскадів регістра з поліномом генератора, для лінійного регістра зсуву із зворотним зв'язком:
, і код перестановки формує із додатковим бітом адресу із тринадцати бітів, який відрізняється тим, що
схема перестановки виконана з можливістю змінювати код перестановки, відповідно, до якого виконують перестановку порядку бітів каскаду регістра, для формування набору адрес з одного символу ОМЧР в інший.
18. Приймач за п. 17, який відрізняється тим, що схема перестановки під час роботи циклічно працює з послідовністю різних кодів перестановки для послідовних символів ОМЧР.
19. Приймач за п. 18, який відрізняється тим, що одна з послідовностей різних кодів перестановки формує адресу з тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді регістра, відповідно, до коду перестановки, визначеного за таблицею.
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
20. Приймач за п. 18 або 19, який відрізняється тим, що послідовність кодів перестановки містить два коди перестановки, які мають вигляд:
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
і
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
8
10
7
6
0
5
2
1
3
9
4
11
21. Приймач за п. 17, який відрізняється тим, що заданою максимальною дійсною адресою є значення, власне, між шістьма тисячами і вісьмома тисячами сто дев'яносто двома.
22. Приймач за п. 21, який відрізняється тим, що символ ОМЧР включає пілотні піднесучі, які скомпоновані для перенесення відомих символів, і задана максимальна дійсна адреса залежить від кількості пілотних символів піднесучої, присутніх в символі ОМЧР.
23. Приймач за п. 17, який відрізняється тим, що приблизно вісім тисяч піднесучих передбачені в одному з багатьох режимів роботи, в якому приблизно вісім тисяч піднесучих забезпечують половину або менше, ніж половину максимальної кількості піднесучих в символах ОМЧР в будь-якому з режимів роботи, і символи даних включають перші набори символів даних, які приймаються з перших символів ОМЧР, і другі набори символів даних, які приймаються з других символів ОМЧР, і пристрій обробки даних, який під час роботи виконує усунення перемежовування першого і другого наборів символів даних у вихідний потік даних, відповідно, до обробки непарного перемежовування,
причому обробка непарного перемежовування передбачає: занесення перших наборів символів даних, які приймаються з піднесучих перших символів ОМЧР, в першу частину запам'ятовуючого пристрою перемежовувала, відповідн, до порядку, визначеного за набором адрес, згенерованих з одним із кодів перестановки послідовності;
зчитування перших наборів символів даних із першої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно, до порядку надходження перших наборів вхідних символів даних
занесення других наборів символів даних, прийнятих із піднесучих других символів ОМЧР в другу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку, визначеного за набором адрес, згенерованим з іншим із кодів перестановки послідовності, і
зчитування других наборів символів даних із другої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно, до порядку надходження других наборів вхідних символів даних.
24. Приймач за п. 17, який відрізняється тим, що приймач виконаний із можливістю приймати дані, які модулюються відповідно до стандарту цифрового телевізійного мовлення, такого як стандарт цифрового наземного телевізійного мовлення, стандарт цифрового наземного мовлення для мобільних телефонів або стандарт цифрового наземного мовлення 2.
25. Спосіб прийому даних з символів, модульованих з ортогональним мультиплексуванням з частотним розділенням ОМЧР, що містить етапи, на яких:
Приймають символи даних із заданої кількості сигналів піднесучих ортогонально мультиплексованого з частотним розділенням (ОМЧР) символу для формування у вихідний потік символів,
заносять в запам'ятовуючий пристрій задану кількість символів даних із сигналів піднесучих ОМЧР;
заносять в запам'ятовуючий пристрій задану кількість символів даних із сигналів піднесучих ОМЧР;
зчитують із запам'ятовуючого пристрою символи даних у вихідний потік даних для відображення, причому зчитування з запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і
порядок цей визначають за набором адрес, внаслідок чого в символах даних усувають перемежовування із сигналів піднесучих ОМЧР
генерують набір адрес, причому адресу генерують для кожного з прийнятих символів даних, для позначення сигналу піднесучої ОМЧР, із якого прийнятий символ даних потрібно відобразити у вихідний потік символу, при цьому генерування набору адрес передбачає:
використання лінійного регістра зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра, для генерування псевдовипадкової послідовності бітів відповідно до полінома генератора
використання схеми перестановки, для прийому вмісту каскадів регістра зсуву і виконання перестановки порядку бітів, присутніх в каскадах регістра, відповідно, до коду перестановки, для формування адреси, і
повторне генерування адреси, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій
задана максимальна дійсна адреса пам'яті та задана кількість піднесучих складає приблизно вісім тисяч;
лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра з поліномом генератора, для лінійного регістра зсуву із зворотним зв'язком:
,
і код перестановки формує з додатковим бітом адресу із тринадцяти бітів, який відрізняється тим, що
змінюють код перестановки, відповідно до якого виконують перестановку порядку бітів каскадів регістра, для формування набору адрес з одного символу ОМЧР до іншого.
26. Спосіб за п. 25, який відрізняється тим, що зміна коду перестановки включає циклічне використання послідовності різних кодів перестановки для послідовних символів ОМЧР.
27. Спосіб за п. 26, який відрізняється тим, що одна з послідовностей різних кодів перестановки, яка формує адресу із тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді регістра, відповідно, до коду перестановки, визначена за таблицею.
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
28. Спосіб за п. 26 або 27, який відрізняється тим, що послідовність кодів перестановки містить два коди перестановки, які мають вигляд:
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
і
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
8
10
7
6
0
5
2
1
3
9
4
11
29. Спосіб за п. 25, який відрізняється тим, що заданою максимальною дійсною адресою є значення, власне, між шістьма тисячами і вісьмома тисячами сто дев'яносто двома.
30. Спосіб за п. 29, який відрізняється тим, що символ ОМЧР включає пілотні піднесучі, які виконані з можливістю перенесення відомих символів, і задана максимальна дійсна адреса залежить від кількості символів пілотних піднесучих, присутніх в символі ОМЧР.
31. Спосіб за п. 25, який відрізняється тим, що приблизно вісім тисяч піднесучих передбачені в одному з багатьох режимів роботи, в якому приблизно вісім тисяч піднесучих становлять половину або менше, ніж половину максимальної кількості піднесучих в символах ОМЧР в будь-якому з режимів роботи, і символи даних включають перші набори символів даних, які приймаються з перших символів ОМЧР, і другі набори символів даних, які приймаються з других символів ОМЧР, і виконують занесення в запам'ятовуючий пристрій заданої кількості символів даних із сигналів піднесучих ОМЧР і зчитування із запам'ятовуючого пристрою символів даних у вихідний потік символів, відповідно, до процесу непарного перемежовування, причому процес непарного перемежовування передбачає:
занесення перших наборів символів даних, які приймаються з піднесучих перших символів ОМЧР, в першу частину запам'ятовуючого пристрою перемежовувала, відповідно, до порядку, який визначається за набором адрес, згенерованих з одним із кодів перестановки послідовності
зчитування перших наборів символів даних із першої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно, до порядку надходження перших наборів вхідних символів даних
занесення другого набору символів даних, прийнятих з піднесучих других символів ОМЧР, в другу частину запам'ятовуючого пристрою перемежовувала, відповідно, до порядку, який визначається за набором адрес, згенерованих з іншим із кодів перестановки послідовності, і
зчитування других наборів символів даних із другої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно, до порядку надходження других наборів вхідних символів даних.
32. Спосіб за п. 25, який відрізняється тим, що прийом даних виконують відповідно до стандарту цифрового телевізійного мовлення, такого як стандарт цифрового наземного телевізійного мовлення, стандарт цифрового наземного мовлення для мобільних телефонів або стандарт цифрового наземного мовлення 2.
33. Пристрій обробки даних, виконаний з можливістю відображати вхідні символи даних, призначені для передачі на задану кількість сигналів піднесучої символів ортогонального мультиплексування з частотним розділенням ОМЧР, причому задану кількість сигналів піднесучих визначають, відповідно, до одного з великої кількості режимів роботи, і вхідні символи даних, включають перші набори вхідних символів даних для відображення на перші символи ОМЧР і другі набори вхідних символів даних для відображення на другі символи ОМЧР, причому пристрій обробки даних містить
перемежовувач, який під час роботи заносить в запам'ятовуючий пристрій задану кількість символів даних для відображення на сигнали піднесучої ОМЧР, і який зчитує із запам'ятовуючого пристрою символи даних для піднесучих ОМЧР, для виконання відображення, причому зчитування із запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого виконують перемежовування символів даних по сигналах піднесучих;
генератор адреси, який під час роботи генерує набори адрес, причому адресу генерують для кожного з вхідних символів для відображення вхідних символів даних в одному з сигналів піднесучих, причому генератор адреси містить:
лінійний регістр зсуву, регістр із зворотним зв'язком, який включає задану кількість каскадів регістра і який працює для генерування псевдовипадкової послідовності біта, відповідно, до полінома генератора
схему перестановки, яка під час роботи приймає вміст каскадів регістра зсуву і виконує перестановку порядку бітів, присутніх в каскадах регістра, відповідно, до коду перестановки, для формування адреси однієї з піднесучих ОМЧР, і
модуль керування, який під час роботи разом зі схемою перевірки адрес повторно генерує адресу, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій один з багатьох режимів роботи дорівнює приблизно вісьмом тисячам піднесучих на символі ОМЧР, причому ці приблизно вісім тисяч піднесучих становлять половину або менше, ніж половину від максимальної кількості піднесучих в символах ОМЧР в будь-якому з режимів роботи
задана максимальна дійсна адреса пам'яті та задана кількість піднесучих дорівнює приблизно восьми тисячам,
лінійний регістр зсуву, регістр із зворотним зв'язком має дванадцять каскадів регістра з поліномом генератора для лінійного регістра зсуву із зворотним зв'язком
,
і код перестановки формує з додатковим бітом адресу із тринадцяти бітів, і пристрій обробки даних виконаний з можливістю перемежовування вхідних символів даних як з першого, так і з другого наборів, відповідно, до процесу непарного перемежовування,
причому процес непарного перемежовування передбачає:
занесення перших наборів вхідних символів даних в першу частину запам'ятовуючого пристрою перемежовувала, відповідно, до порядку надходження перших наборів вхідних символів даних;
зчитування перших наборів вхідних символів даних із першої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучих перших символів ОМЧР, відповідно, до порядку, який визначається за набором адрес;
занесення других наборів вхідних символів даних в другу частину запам'ятовуючого пристрою перемежовувача, відповідно, до порядку надходження других наборів вхідних символів даних, і
зчитування других наборів вхідних символів даних із другої частини запам'ятовуючого пристрою перемежовувача, за сигналами піднесучої других символів ОМЧР, відповідно, до порядку, який визначається за набором адрес.
34. Пристрій обробки даних за п. 33, який відрізняється тим, що код перестановки формує адресу з тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді регістра відповідно до коду перестановки, визначеного за таблицею.
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
35. Спосіб відображення вхідних символів даних, призначених для передачі на задану кількість сигналів піднесучої символів ортогонального мультиплексування з частотним розділенням ОМЧР, причому задану кількість сигналів піднесучої визначають, відповідно, до одного з багатьох режимів роботи, і вхідні символи даних включають перші набори вхідних символів даних для відображення на перші символи ОМЧР, і другі набори вхідних символів даних для других символів ОМЧР, причому цей спосіб передбачає:
занесення в запам'ятовуючий пристрій заданої кількості символів даних для відображення на сигнали піднесучої ОМЧР;
зчитування із запам'ятовуючого пристрою символів даних для піднесучих ОМЧР, для виконання відображення, причому порядок зчитування із запам'ятовуючого пристрою відрізняється від порядку занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого виконують перемежовування символів даних на сигнали піднесучих;
генерують набір адрес, причому адресу генерують для кожного з вхідних символів, для відображення вхідних символів даних на один з сигналів піднесучих, і генерування набору адрес передбачає:
використання лінійного регістра зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра, для генерування псевдовипадкової послідовності бітів, відповідно, до полінома генератора;
використання схеми перестановки, яка під час роботи приймає вміст каскадів регістра зсуву для перестановки порядку бітів, присутніх в каскадах регістра, відповідно, до коду перестановки, для формування адреси, і
повторне генерування адреси, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій один з багатьох режимів роботи дорівнює приблизно вісьмом тисячам піднесучих, і приблизно вісім тисяч піднесучих становлять половину або менше, ніж половину максимальної кількості символів піднесучих ОМЧР, будь-якого з режимів роботи;
задана максимальна дійсна адреса пам'яті та задана кількість піднесучих складає приблизно вісім тисяч;
лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра із поліномом генератора для лінійного регістра зсуву із зворотним зв'язком
,
і код перестановки формує із додатковим бітом адресу із тринадцяти бітів, і
перемежовування вхідних символів даних як з першого, так і з другого наборів, відповідно, до процесу непарного перемежовування передбачає:
занесення перших наборів вхідних символів даних в першу частину запам'ятовуючого пристрою перемежовувала, відповідно, до порядку надходження перших наборів вхідних символів даних;
зчитування перших наборів символів вхідних даних із першої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучої перших символів ОМЧР, відповідно, до порядку, який визначається набором адрес;
занесення другого набору вхідних символів даних в другу частину запам'ятовуючого пристрою перемежовувала, відповідно, до порядку надходження других наборів вхідних символів даних,
зчитування других наборів вхідних символів даних із другої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучих других символів ОМЧР, відповідно, до порядку, який визначається набором адрес.
36. Спосіб за п. 35, який відрізняється тим, що код перестановки формує адресу з тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді регістра відповідно до коду перестановки, визначеного за таблицею.
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
37. Пристрій обробки даних, який під час роботи відображає символи даних, прийняті із заданої кількості сигналів піднесучих символів ортогонального мультиплексування із частотним розділенням ОМЧР у вихідний потік даних, причому задану кількість сигналів піднесучих визначають, відповідно. до одного з багатьох режимів роботи, і символи даних розділяють на перші набори символів даних для відображення на перші символи ОМЧР і другі набори символів даних для відображення на другі символи ОМЧР, причому цей пристрій обробки даних містить:
блок усунення перемежовування, який під час роботи заносить в запам'ятовуючий пристрій задану кількість символів даних із сигналів піднесучої ОМЧР і зчитує із запам'ятовуючого пристрою символи даних в потік символів вихідних даних для відображення, причому порядок зчитування із запам'ятовуючого пристрою відрізняється від порядку занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого виконують зворотне перемежовування символів даних на сигнали піднесучих ОМЧР;
генератор адреси, який під час роботи генерує набір адрес, причому адресу генерують для кожного з прийнятих символів даних, для відображення прийнятого символу даних із сигналу ОМЧР піднесучої, у вихідний потік символів, причому цей генератор адреси містить:
лінійний регістр зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра, і який під час роботи генерує псевдовипадкову послідовність бітів відповідно до полінома генератора;
схему перестановки, яка під час роботи приймає вміст каскадів регістра зсуву і яка виконує перестановку порядку бітів, присутніх в каскадах регістра, відповідно до коду перестановки, для формування адреси однієї з піднесучих ОМЧР, і
модуль керування, який під час роботи, разом із схемою перевірки адрес, повторно генерує адресу, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій один з багатьох режимів роботи забезпечує символи ОМЧР приблизно з вісьмома тисячами піднесучих, які становлять половину або менше, ніж половину від максимальної кількості піднесучих символів ОМЧР, будь-якого з режимів роботи;
задана максимальна дійсна адреса пам'яті та задана кількість піднесучих приблизно складає вісім тисяч, лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра із поліномом генератора для лінійного регістра зсуву із зворотним зв'язком
,
і код перестановки формує з додатковим бітом адресу з тринадцяти бітів, і пристрій обробки даних під час роботи усуває перемежовування першого і другого наборів символів даних у вивідний потік даних, відповідно, до процесу непарного перемежовування, причому процес непарного перемежовування передбачає:
занесення перших наборів символів даних, прийнятих із піднесучих перших символів ОМЧР, в першу частину запам'ятовуючого пристрою перемежовувача, відповідно, до порядку, який визначається за набором адрес;
зчитування перших наборів символів даних із першої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно, до порядку надходження перших наборів вхідних символів даних
занесення другого набору символів даних, прийнятих із піднесучих других символів ОМЧР, в другу частину запам'ятовуючого пристрою перемежовувача, відповідно, до порядку, який який визначається за набором адрес, і
зчитування других наборів символів даних із другої частини запам'ятовуючого пристрою перемежовувача, у вихідний потік даних, відповідно, до порядку надходження других наборів вхідних символів даних.
38. Пристрій обробки даних за п. 37, який відрізняється тим, що код перестановки формує адресу із тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді регістра, відповідно, до коду перестановки, який визначається за таблицею.
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
39. Спосіб відображення символів даних, прийнятих із заданої кількості сигналів піднесучих символів ортогонального мультиплексування із частотним розділенням ОМЧР у вихідний потік даних, причому задану кількість сигналів піднесучих визначають, відповідно, до одного з багатьох режимів роботи, і символи даних включають перші набори символів даних, прийняті з перших символів ОМЧР, і другі набори символів даних, прийняті із других символів ОМЧР, причому даний спосіб передбачає:
занесення в запам'ятовуючий пристрій заданої кількості символів даних із сигналів піднесучих ОМЧР;
зчитування із запам'ятовуючого пристрою символів даних у вихідний потік символів для виконання відображення, причому зчитування із запам'ятовуючого пристрою, виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого усувають перемежовування символів з сигналів піднесучої ОМЧР;
генерування набору адрес, причому адресу генерують для кожного з прийнятих символів, для відображення символу даних, прийнятого від сигналу піднесучої ОМЧР, у вихідний потік символів, де генерування набору адрес передбачає:
використання лінійного регістра зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра для генерування псевдовипадкової послідовності бітів, відповідно, до полінома генератора;
використання схеми перестановки, для прийому вмісту каскадів зсуву регістра і перестановки порядку бітів, які присутні в каскадах регістра, відповідно, до порядку перестановки, для формування адреси, і
повторне генерування адреси, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій задана максимальна дійсна адреса пам'яті та задана кількість піднесучих дорівнює приблизно восьми тисячам;
лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра із поліномом генератора для лінійного регістра зсуву із зворотним зв'язком
,
і код перестановки формує з додатковим бітом адресу із тринадцяти бітів, і
режим роботи передбачає приблизно вісім тисяч піднесучих на символ ОМЧР, що складає половину або менше, ніж половину максимальної кількості піднесучих в символах ОМЧР в будь-якому з режимів роботи, і заносять в запам'ятовуючий пристрій, задану кількість символів даних із сигналів піднесучих ОМЧР, і заносять в запам'ятовуючий пристрій символи даних у вихідний потік символів, відповідно, до процесу непарного перемежовування, і цей процес непарного перемежовування передбачає:
занесення перших наборів символів даних, прийнятих з символів піднесучих перших ОМЧР, в першу частину запам'ятовуючого пристрою перемежовувала, відповідно, до порядку, який визначається за набором адрес;
зчитування перших наборів символів даних із першої частини запам'ятовуючого пристрою перемежовувача, у вихідний потік даних, відповідно, до порядку надходження перших наборів вхідних символів даних;
занесення другого набору символів даних, прийнятих з піднесучих других символів ОМЧР, в другу частину запам'ятовуючого пристрою перемежовувала, відповідно, до порядку, який визначається за набором адрес, і
зчитування других наборів символів даних із другої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно, до порядку надходження других наборів вхідних символів даних.
40. Спосіб за п. 39, який відрізняється тим, що код перестановки формує адресу з тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді регістра, відповідно до коду перестановки, який визначається за таблицею.
Положення бітів R'i
11
10
9
8
7
6
5
4
3
2
1
0
Положення бітів Ri
5
11
3
0
10
8
6
9
2
4
1
7
Текст
Реферат: Пристрій обробки даних відображає вхідні символи, призначені для передачі на задану кількість сигналів піднесучої ортогонально мультиплексованого з частотним розділенням (ОМЧР) символу. Процесор обробки даних включає запам'ятовуючий пристрій перемежовувана, який зчитує задану кількість символів даних для відображення на сигнали піднесучої ОМЧР. Запам'ятовуючий пристрій перемежовувача зчитує символи даних на піднесучі ОМЧР для виконання відображення, причому зчитування із запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого символи даних перемежовують по сигналах піднесучої. Набір адрес генерують за допомогою генератора адрес, який містить лінійний регістр зсуву із зворотним зв'язком і схему перестановок. Лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра з поліномом генератора для лінійного регістра зсуву із зворотним зв'язком R'i 11 R'i 1 0 R'i 1 1 R'i 1 4 R'i 1 6, і код перестановки формує із додатковим бітом адресу із тринадцяти бітів. Код перестановки змінюється від одного символу ОМЧР до іншого, в результаті, забезпечуючи перемежовування символів даних для режиму роботи 8k системи модульованої ОМЧР, яка відповідає стандарту цифрового телевізійного мовлення (ЦТМ), такому, як стандарт цифрового наземного мовлення 2 (ЦНТМ2). Це пов'язане із тим, що зменшується ймовірність того, що послідовні біти даних, які розташовані недалеко один від UA 101144 C2 (12) UA 101144 C2 одного за порядком у вхідному потоці даних будуть відображені на одну і ту ж піднесучу символу ОМЧР. UA 101144 C2 5 10 15 20 25 30 35 40 45 50 55 60 Галузь техніки, до якої належить винахід. Даний винахід належить до пристрою обробки даних, який під час роботи відображує вхідні символи на сигнали піднесучої ортогонального мультиплексованого з частотним розділенням (OFDM, ОМЧР) символу. Даний винахід також належить до пристрою обробки даних, який під час роботи відображає символи, прийняті із заданої кількості сигналів піднесучих символів ОМЧР на вихідний потік символів. Варіанти втілення даного винаходу дозволяють отримати передавач/приймач ОМЧР. Рівень техніки У стандарті цифрового наземного телевізійного мовлення (DVB-T, ЦНТМ) використовується ортогональне мультиплексування з частотним розділенням каналів (ОМЧР), для передачі даних, які представлені, відеозображеннями і звуками, в приймачі через радіосигнали широкомовної передачі. Як відомо, існують дві моделі для стандарту ЦНТМ, відомі як режим 2k і 8k. Режим 2k забезпечує 2048 піднесучих, тоді як в режимі 8k передбачається 8192 піднесучих. Аналогічно, для стандарту цифрового телевізійного мовлення для мобільних телефонів (DVB-H, ЦТММ) був передбачений режим 4к, в якому кількість піднесучих складає 4096. Схеми кодування з корекцією помилок, такі як кодування LDCP/BCH (ППНЩ/БЧХ, код перевірки на парність з низькою щільнісю/ код Бозе-Чоудхурі-Хоквінгема), які були запропоновані для ЦНТМ2, працюють краще, коли шуми і деградація значень символу в результаті передачі. даних не будуть скорельованими. Наземні широкомовні канали можуть вводити корельовані загасання як в області часу, так і в області частоти. При цьому в результаті рознесення кодованих символів на різні сигнали піднесучих символів ОМЧР, на як можна більшу відстань, можна поліпшити робочі характеристики схем кодування корекції помилок. Відповідно, для покращення цілісності даних, які передаються з використанням ЦНТМ або ЦТММ, передбачений перемежовувач символів для перемежовування символів вхідних даних, і ці символи відображають на сигнали піднесучих символу ОМЧР. Такий перемежовувач символів містить запам'ятовуючий пристрій перемежовувача і генератор адреси. Перемежовувач виконаний з можливістю занесення в запам'ятовуючий пристрій перемежовувача символів даних, для відображення на сигнали піднесучої ОМЧР, і зчитування із запам'ятовуючого пристрою символів даних для піднесучих ОМЧР, причому зчитування з пристрою, що запам'ятовує, виконують в іншому порядку, ніж зчитування із запам'ятовуючого пристрою, причому цей порядок визначають за набором адрес, які згенеровані генератором адреси. Для режиму 2k і для режиму 8k були розкриті компонування генерування адрес в стандарті ЦНТМ для відображення. Аналогічно, для режиму 4k в стандарті ЦТММ, було передбачене компонування генерування адрес для відображення, і генератор адреси для втілення цього відображення розкритий в заявці наєвропейській патент 04251667.4. Генератор адреси містить лінійний регістр зсуву із зворотним зв'язком, який під час роботи генерує псевдовипадкову послідовність бітів і схему перестановки. Схема перестановки виконує перестановку порядку вмісту лінійного регістра зсуву із зворотним зв'язком для генерування адреси. Адреса надає позначення місцеположення в запам'ятовуючому пристрої перемежовувача, для запису вхідного символу даних в або зчитування вхідного символу даних із запам'ятовуючого пристрою перемежовувача, для відображення на один з сигналів піднесучої символу ОМЧР. Аналогічно, генератор адреси в приймачі виконаний з можливістю генерувати адреси запам'ятовуючого пристрою перемежовувача, для запису прийнятих символів даних в або зчитування символів даних із запам'ятовуючого пристрою перемежовувача, для формування вихідного потоку даних. Відповідно до подальшого розвитку стандарту цифрового наземного телевізійного мовлення, відомого як ЦНТМ2, виникла потреба поліпшити передачу даних і, конкретніше, надати покращену компоновку для перемежовування символів даних на сигнали піднесучих символів ОМЧР. Суть винаходу Відповідно до аспекту даного винаходу запропонований пристрій обробки даних, виконаний з можливістю відображати вхідні символи, призначені для передачі, на задану кількість сигналів піднесучої ортогональних мультиплексованих із частотним розділенням (ОМЧР) символів. Пристрій обробки даних містить перемежовувач, який під час роботи заносить в запам'ятовуючий пристрій задану кількість символів даних, для відображення на сигнали піднесучої ОМЧР, і зчитування із запам'ятовуючого пристрою символів даних для піднесучих ОМЧР, для виконання відображення, причому зчитування із запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, причому порядок визначається за набором адрес, внаслідок чого виконують перемежовування символів даних на 1 UA 101144 C2 5 10 15 20 25 30 35 сигнали піднесучих. Пристрій обробки даних включає генератор адреси, який під час роботи генерує набір адрес, причому адресу генерують для кожного з символів вхідних даних для відображення символів вхідних даних на сигнали піднесучої. Генератор адреси містить лінійний регістр зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра і, який під час роботи генерує псевдовипадкову послідовність бітів відповідно до полінома генератора, і схему перестановки, виконану з можливістю приймати вміст каскадів регістра зсуву і виконувати перестановку порядка бітів, присутніх в каскадах регістра, відповідно до коду перестановки, для формування адреси одної із піднесучих ОМЧР, і модуль керування, який виконано з можливістю разом із схемою перевірки адреси повторно регенерувати адресу, коли згенерована адреса перевищує задану максимальну дійсну адресу. Задана максимальна дійсна адреса наближено дорівнює восьми тисячам, лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра і поліном генератора для R i' 11 R i' 10 R i' 11 R i' 14 R i' 1 лінійного регістра зсуву із зворотним зв'язком [6], і порядок перестановки формує з додатковим бітом тринадцять адрес бітів. Пристрій обробки даних відрізняється тим, що схема перестановки виконана з можливістю зміни коду перестановки, на основі якого здійснюють перестановку порядку бітів каскадів регістра для формування набору адрес від одного символу ОМЧР до іншого. Варіанти втілення даного винаходу дозволяють сформувати пристрій обробки даних, який виконує роботу перемежовувача символів, для відображення символів даних, призначених для передачі на символ ОМЧР, який має, власне, вісім тисяч сигналів піднесучої, який може забезпечити покращення цілісності передачі даних. Покращення досягається внаслідок зміни коду перестановки, який використовують для зміни порядку бітів в регістрі зсуву із зворотним зв'язком від одного символу ОМЧР до іншого. Наприклад, використаний код перестановки може бути одним з послідовності різних кодів перестановки, які циклічно повторюються для кожного з багатьох символів ОМЧР. В результаті, забезпечується покращення, яке полягає в зменшенні ймовірності того, що послідовні біти або біти даних, які розташовані близько один до одного по порядку у вхідному потоці даних, будуть відображені на одну і ту ж піднесучу символу ОМЧР, внаслідок чого кодування для корекції помилки може працювати ефективніше. У одному варіанті втілення кількість сигналів піднесучих може бути величиною, власне, від шести тисяч до восьми тисяч сто дев'яносто двох. Крім того, символ ОМЧР може включати піднесучі пілотних послідовностей, які виконані з можливістю перенесення відомих символів, і задана максимальна дійсна адреса може залежати від кількості пілотних символів піднесучих ОМЧР, присутніх в символі. При цьому в режимі 8k може бути передбачений ефективний перемежовувач символів, наприклад для стандарту DVB (ЦТМ, цифрове телемовлення), такого як ЦНТМ2, ЦНТМ або ЦТММ. У одному прикладі послідовність різних кодів перестановки формує адресу Ri [n] з тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді R i ' [n] регістра відповідно до коду перестановки, визначеного відповідно до таблиці. Положення бітів R 'i Положення бітів R i 11 10 9 8 7 6 5 11 3 0 10 8 5 б 4 3 2 1 0 9 2 4 1 7 40 Хоча послідовність кодів перестановки може включати будь-яку кількість кодів перестановки, в одному прикладі використовуються два коди перестановки. У одному прикладі ці два коди перестановки представлені як: Положення бітів R 'i Положення бітів R i 11 10 9 8 7 6 5 4 3 2 1. 0 5 11 3 0 10 8 6 9 2 4 1 7 11 10 9 8 7 6 5 4 3 7. 1 0 8 10 7 6 0 5 2 1 3 9 4 11 45 і Положення бітів R 'i Положення бітів R i 50 Наприклад, приблизно вісім тисяч піднесучих можуть бути передбачені як один з багатьох режимів роботи, приблизно вісім тисяч піднесучих забезпечують половину або менше, ніж 2 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 55 60 половину максимальної кількості символів піднесучих ОМЧР, в будь-якому з режимів роботи. Вхідні символи даних можуть бути сформовані в або можуть бути розглянутими як перші набори вхідних символів даних для відображення на перші символи ОМЧР і другі набори вхідних символів даних для відображення на другі символи ОМЧР. Пристрій обробки даних під час роботи може виконувати перемежовування вхідних символів даних як із першого, так і з другого наборів відповідно до процесу непарного перемежовування. Процес непарного перемежовування включає занесення перших наборів вхідних символів даних в першу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку надходження перших наборів вхідних символів даних, зчитування перших наборів вхідних символів даних із першої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучої перших символів ОМЧР відповідно до порядку, який визначається одним з кодів перестановки послідовності, занесення другого набору вхідних символів даних в другу частину запам'ятовуючого пристрою перемежовувача відповідно до порядку надходження других наборів вхідних символів даних, і зчитування других наборів вхідних символів даних із другої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучої других символів ОМЧР відповідно до порядку, який визначається іншими кодами перестановки послідовності. Перші символи ОМЧР можуть бути непарними символами ОМЧР, і другі символи ОМЧР можуть бути парними символами ОМЧР. У деяких звичайних передавачах і приймачах ОМЧР, які працюють відповідно до режимів 2k або 8k для ЦНТМ і в режимі. 4k для ЦТММ, два процеси перемежовування символів використовують в передавачі і приймачі; один для парних символів OFMD, а інший для непарних символів OFMD. Проте аналіз показав, що схеми перемежовування, розроблені для перемежовувачів символів 2k і 8k для ЦНТМ і перемежовувача символів 4к для ЦТММ, працюють краще для непарних символів, ніж для парних символів. Варіанти втілення даного винаходу виконані таким чином, що використовується тільки процес непарного перемежовування символів, за винятком випадку, коли передавач/приймач працює в режимі з максимальною кількістю піднесучих. Тому, коли кількість символів даних, які можуть бути перенесені піднесучими символу ОМЧР в одному з багатьох режимів роботи, є меншою, ніж половина кількості символів даних, які можуть бути перенесені в режимі роботи, який показав найбільшу кількість сигналів піднесучих, які переносять дані на символ ОМЧР, тоді перемежовувач передавача і приймача символів ОМЧР виконаний із можливістю перемежовування символів даних як в першому, так і в другому наборах, використовуючи процес непарного перемежовування. Оскільки перемежовувач виконує перемежовування символів даних, як в першому, так і в другому наборах символів даних на символи ОМЧР, використовуючи процес непарного перемежовування, перемежовувач використовує різні частини запам'ятовуючого пристрою перемежовувача, для запису і зчитування символів даних. Таким чином, у порівнянні з прикладом, в якому перемежовувач використовує процес непарного перемежовування і процес парного перемежовування, для перемежовування першого і другого наборів символів даних на послідовні перші і другі символи ОМЧР, в яких використовується доступна пам'ять, об'єм використаної ємкості запам'ятовуючого пристрою становить подвоєну кількість символів даних, які можуть бути перенесені символом ОМЧР при використанні тільки непарного перемежовування. Це може бути порівняне з вимогами щодо забезпечення об'єму пам'яті, яка відповідає одноразовій кількості символів даних, які можуть бути перенесені символом ОМЧР, в режимі, в якому найбільша кількість символів даних на символ ОМЧР, використовується як в парному, так і в непарному процесах перемежовування. Проте кількість піднесучих на символ ОМЧР для цього максимального режиму роботи вимагає подвоєного об'єму пам'яті в порівнянні з наступною найбільшою кількістю піднесучих на символ ОМЧР для будь-якого іншого режиму роботи з наступною найбільшою кількістю піднесучих на символ ОМЧР. Тому, відповідно до деяких прикладів, мінімальний розмір запам'ятовуючого пристрою перемежовувача, може бути передбачений відповідно до максимальної кількості вхідних символів даних, які можуть бути перенесені по піднесучих символів ОМЧР, які є доступними для перенесення вхідних символів даних в будь-якому з режимів роботи. У деяких варіантах втілення режимом роботи, який забезпечує максимальну кількість піднесучих на символ ОМЧР, є режим 32k. Інші режими можуть включати один або більше з режимів 1k, 2k, 4k, 8k i 16k. Таким чином, як можна бачити із приведеного вище опису, в режимі 32k, процеси парного і непарних перемежовування використовуються для перемежовування символів даних, так, щоб розмір запам'ятовуючого пристрою перемежовувача міг бути достатнім тільки для урахування 32k символів даних. Проте, тоді в режимі 16k та в будь-яких інших режимах використовуються, наприклад, процеси непарного перемежовування, тому в 3 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 55 режимі 16k потрібна ємкість пам'яті еквівалентна 32k символів, в режимі 4к потрібна ємкість пам'яті еквівалентна 8k символів і в режимі 2k потрібна ємкість пам'яті еквівалентна 4k символів. Різні аспекти і властивості даного винаходу визначені в прикладеній формулі винаходу. Інші аспекти даного винаходу включають спосіб відображення вхідних символів, які повинні бути передані заданою кількістю сигналів піднесучих ортогонально мультиплексованого з частотним розділенням (ОМЧР) символу, а також в передавачі. Короткий опис креслень Варіанти втілення даного винаходу будуть описані нижче тільки як приклад із посиланням на креслення, які додаються, на яких однакові деталі позначені відповідними номерами посилальних позицій, і на яких: на Фіг. 1 показана блок-схема передавача кодованого ОМЧР, який можна використовувати, наприклад, із стандартом ЦНТМ2; на Фіг. 2 показана блок-схема частини передавача, представленого на Фіг. 1, на якій блок відображення символів і упоряджувач фрейма ілюструють роботу перемежовувача; на Фіг. 3 показана блок-схема перемежовувача символів, представленого на Фіг. 2; на Фіг. 4 показана блок-схема запам'ятовуючого пристрою перемежовувача, представленого на Фіг. 3, і відповідного блока усунення перемежовування символів в приймачі; на Фіг. 5 показана блок-схема генератора адреси, представленого на Фіг. 3, для режиму 8k; на Фіг. 6 показана блок-схема приймача кодованого ОМЧР, який можна використовувати, наприклад, із стандартом ЦНТМ2; на Фіг. 7 показана блок-схема блока усунення перемежовування, який показаний на Фіг. 6; на Фіг. 8 (а) показана схема, яка ілюструє результати роботи перемежовувача для парних символів ОМЧР, і на Фіг. 8 (b) показана схема, яка ілюструє результати для непарних символів ОМЧР; на Фіг. 8 (а) і 8 (b) показані графіки відстані на виході перемежовувача для піднесучих, які були розташовані поряд один з одним на вході перемежовувача; на Фіг. 9 представлена блок-схема перемежовувача символу, показаного на Фіг. 3, яка ілюструє режим роботи, в якому перемежовування виконують у відповідності лише до непарного режиму перемежовування; і на Фіг. 10 показана блок-схема перемежовувача символів, представленого на Фіг. 1, яка ілюструє режим роботи, в якому перемежовування виконують у відповідності лише до режиму непарного перемежовування. Докладний опис винаходу Подальший опис подано для ілюстрації роботи перемежовувача символів відповідно до даної методики, хоча слід розуміти, що перемежовувач символів можна використовувати з іншими режимами для інших стандартів ЦТМ і в інших системах ОМЧР. На Фіг. 1 подано приклад блок-схеми ОМЧР кодованого передавача, який можна використовувати, наприклад, для передачі відеозображення і звукових сигналів відповідно до стандарту ЦНТМ2. На Фіг. 1 джерело програми генерує дані, призначені для передачі передавачем COFDM (КОМЧР). Відеокодер 2 і аудіокодер 4, і кодер 6 даних генерують відео, аудіо- і інші дані для передачі, які подають в мультиплексор 10 програм. Вихід мультиплексора 10 програм формує мультиплексований потік із іншою інформацією, потрібною для передачі відео, аудіо- та інших даних. Мультиплексор 10 забезпечує потік сполучним каналом 12. Тут може бути присутньою велика кількість таких мультиплексованих потоків, які подаються в різні відгалуження А, В і так далі Для простоти описано тільки відгалуження А. Як показано на Фіг. 1, передавач 20 СОМЧР приймає потік в блоці 22 адаптації і розподілу енергії мультиплексора. Блок 22 адаптації і розподілу енергії мультиплексора вносить елемент випадковості в дані і передає відповідні дані в кодер 24 прямої корекції помилок, який виконує кодування корекції помилок потоку. Перемежовувач 26 бітів передбачений для перемежовування кодованих бітів даних, які, для прикладу ЦНТМ2, є виходом кодера LDCP/BCH (ППНЩ/БЧХ, код перевірки на парність з низькою щільністю/ код Бозе-ЧоудхуріХоквінгема). Вихід з перемежовувача 26 бітів подають в блок 28 відображень бітів на сукупність, який відображає групи бітів в точці сукупності, яку потрібно використовувати для передачі бітів кодованих даних. Виходи блока 28 відображеннями бітів на сукупність є мітками на точках сукупності, які представляють дійсні і уявні компоненти. Мітки точки сукупності представляють символи даних, сформовані з двох або більше бітів, залежно від використаної схеми модуляції. Вони називатимуться тут комірками даних. Ці комірки даних передають через перемежовувач 30 за часом, робота якого полягає в перемежовуванні комірок даних, отриманих із багатьох кодових слів ПЧНП. 4 UA 101144 C2 5 Комірки даних приймають упоряджувач 32 фрейма, і ці комірки даних отримують на відгалуженні В і так далі на Фіг. 1, через інші канали 31. Упоряджувач 32 фрейма потім формує велику кількість комірок даних в послідовності, які повинні бути передані символами СОМЧР, де символи СОМЧР містять велику кількість комірок даних, і кожна комірка даних відображається на одну з піднесучих. Кількість піднесучих залежить від режиму роботи системи, перелік яких може включати один з поміж режимів 1k, 2k, 4k, 8k 16k або 32k, для кожного з яких потрібна різна кількість піднесучих у відповідності, наприклад, до наступної таблиці. Режим 1К 2К 4К 8К 16К 32К 10 15 20 25 30 35 40 45 50 Кількість піднесучих 756 1512 3024 6048 12096 24192 Кількість піднесучих, прийнята в ЦНТМ/М Таким чином, в одному прикладі кількість піднесучих для режиму 8k складає шість тисяч сорок вісім. Для системи ЦНТМ2 кількість піднесучих на символ ОМЧР може змінюватися залежно від кількості пілотних та інших зарезервованих піднесучих. Таким чином, в ЦНТМ2, на відміну від ЦНТМ, кількість піднесучих для перенесення даних не є фіксованою. Широкомовні станції можуть вибирати один з наступних режимів роботи: 1k, 2k, 4k, 8k, 16k, 32k, кожен з яких забезпечує певний діапазон піднесучих даних на символ ОМЧР, при цьому максимум, доступний для кожного з цих режимів, складає 1024, 2048, 4096, 8192, 16384, 32768, відповідно. У ЦНТМ2 фрейм фізичного рівня складається з великої кількості символів ОМЧР. Зазвичай фрейм починається з однієї або більше преамбули або Р2 символів ОМЧР, після яких подається деяка кількість символів ОМЧР, які несуть корисне навантаження. Кінець фрейма фізичного рівня помічений символами, які замикають фрейм. Для кожного режиму роботи кількість піднесучих може відрізнятися для кожного типу символу. Крім того, вона може змінюватися для кожного з них, залежно від того, чи вибрано розширення смуги пропускання; чи дозволено деяке резервування тону і відповідно до чого була вибрана структура пілотних піднесучих. При цьому узагальнення конкретної кількості піднесучих на символ ОМЧР є важкоздійсненним. Проте перемежовувач частоти для кожного режиму може перемежовувати будь-який символ, кількість піднесучих якого є меншою, ніж або рівною максимально доступній кількості піднесучих для даного режиму. Наприклад, в режимі 1k, перемежовувач може працювати для символів із кількістю піднесучих, яка є меншою або дорівнює 1024, і для режиму 16k з кількістю піднесучих, яка є меншою або дорівнює 16384. Послідовність комірок даних, які переносяться в кожному символі КОМЧР, потім передають в перемежовувач 33 символу. Символ КОМЧР потім генерують за допомогою блока 37 упоряджувача символу КОМЧР, який вводить пілотні сигнали і сигнали синхронізації, які подаються з формувача 36 пілотного і впровадженого сигналу. Модулятор 38 ОМЧР потім формує символ ОМЧР в області часу, який передає в процесор 40 вставку захисту для генерування інтервалу захисту між символами, і потім в цифровий і аналоговий перетворювач 4 2 і, нарешті, в підсилювач радіочастоти в блоці 44 попередньої RF (РЧ, радіочастотної) обробки для передачі, зрештою, передавачем КОМЧР через антену 46. Як пояснювалося вище, даний винахід забезпечує можливість надання квазіоптимального відображення символів даних на сигнали піднесучої ОМЧР. Відповідно до зразкової технології, передбачений перемежовувач символів, який виконує оптимальне відображення символів вхідних даних на сигнали піднесучої КОМЧР, відповідно до коду перестановки і полінома генератора, який був перевірений шляхом аналізу за допомогою моделювання. На Фіг. 2 представлена докладніша приблизна ілюстрація блока 28 відображень біта на сукупність символу і упоряджувач 32 фрейма для ілюстрації приблизного варіанта втілення даної технології. Біти даних, прийняті з перемежовувача 26 бітів через канал 62, групують в набори бітів, які потрібно відобразити на комірку даних, відповідно до кількості бітів на символ, передбаченої схемою модуляції. Групи бітів, які формують слово даних, подають паралельно через канали 64 передачі даних в процесор 66 відображень. Процесор 66 відображень потім вибирає один з символів даних, відповідно до заздалегідь призначеного відображення. Точка сукупності представлена дійсним і уявним компонентами, які подають у вхідний канал 2 9, як один з наборів вхідних даних для упоряджувача 32 фрейма. 5 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 55 Упоряджувач 32 фрейма приймає комірки даних із блока 28 відображень біта на сукупність через канал 29 разом з комірками даних із інших каналів 31. Після упорядкування фрейма з великої кількості послідовностей комірки КОМЧР, комірку кожного символу КОМЧР потім записують в запам'ятовуючий пристрій 100 перемежовувача, і зчитують із запам'ятовуючого пристрою 100 перемежовувача відповідно до адреси запису і адреси зчитування, які генеруються генератором 102 адреси. Відповідно до порядку запису і зчитування отримують перемежовування комірок даних шляхом генерування відповідних адрес. Робота генератора 102 адреси і запам'ятовуючого пристрою 100 перемежовувача, будуть детальніше описані нижчим, із посиланням на Фіг. 3, 4 і 5. Комірки даних після перемежовування потім комбінують з пілотними символами і символами синхронізації, прийнятими із формувача 36 пілотного і впровадженого сигналу в упоряджувачу 37 символів ОМЧР, для формування символу КОМЧР, який подають в модулятор 38 ОМЧР, як це пояснювалося вище. Перемежовувач. На Фіг. 3 наведено приклад частин перемежовувача 33 символів, який ілюструє дану технологію перемежовування символів. На Фіг. 3 комірки вхідних даних із упоряджувача 32 фрейма записують в запам'ятовуючий пристрій 100 перемежовувача. Комірки даних записують в запам'ятовуючий пристрій 100 перемежовувача відповідно до адреси запису, яка надходить із генератора 102 адреси каналом 104, і зчитують із запам'ятовуючого пристрою 100 перемежовувача відповідно до зчитаної адреси, поданої з генератора 102 адреси каналом 106. Генератор 102 адреси генерує адресу запису і адресу зчитування, як пояснюється нижче, залежно від того, чи є символ КОМЧР непарним або парним, що визначається за сигналом, який подається з каналу 108, і залежно від вибраного режиму, що його визначають за сигналом, який надходить із каналу 110. Як пояснювалося вище, режим може бути одним з режимів 1k, режиму 2k, режиму 4k, режиму 8k, режиму 16k або режиму 32k. Як пояснюється нижче, адресу запису і адресу зчитування генерують по-різному для парних і непарних символів ОМЧР, як пояснювалося з посиланням на Фіг. 4, яка є прикладом втілення запам'ятовуючого пристрою 100 перемежовувача. У прикладі, показаному на Фіг. 4, запам'ятовуючий пристрій перемежовувача показаний, як такий, що містить верхню частину 100, яка ілюструє роботу запам'ятовуючого пристрою перемежовувача у передавачі, і нижню частину 340, яка ілюструє роботу запам'ятовуючого пристрою перемежовувача, в приймачі. Перемежовувач 100 і блок 340 усунення перемежовування показані разом на Фіг. 4, для наочності при описі їх роботи. Як показано на Фіг. 4, нав'язування зв'язку між перемежовувачем 100 і блоком 340 усунення перемежовування через інші пристрої і через канал передачі було спрощене і представлене як секція 140 між перемежовувачем 100 і блоком 340 усунення перемежовування. Робота перемежовувача 100 описана в наступних параграфах: Хоча на фіг. 4 подано приклад тільки чотирьох комірок вхідних даних як приклад чотирьох сигналів піднесучої символу КОМЧР, слід розуміти, що методика, яка ілюструється на Фіг. 4, може бути поширена на більшу кількість піднесучих, наприклад на 756 для режиму 1k, 1512 для режиму 2k, 3024 для режиму 4k і 6048 для режиму 8k, 12096 для режиму 16k і 24192 для режиму 32k. Вхідна і вихідна адресації запам'ятовуючого пристрою 100 перемежовувача показаного на фіг. 4, представлені для парних і непарних символів. Для парних символів КОМЧР комірки даних відбирають із вхідного каналу 77 і записують в запам'ятовуючий пристрій перемежовувача 124.1, відповідно до послідовності адрес 120, яка згенерована для кожного символу КОМЧР за допомогою генератора 102 адрес. Адреси запису застосовують для парного символу таким чином, щоб, як це подано, перемежовування виконувалось шляхом перестановки адрес запису. Тому, для кожного символу після перемежовування y(h(q)) y ' (q) . Для непарних символів використовують той же запам'ятовуючий пристрій 124.2 перемежовувача. Проте, як показано на фіг. 4, для непарних символів порядок 132 запису є тією ж послідовністю адрес, яка використовувалася для зчитування попереднього парного символу 126. Ця властивість дозволяє втілювати перемежовувач для парних і непарних символів так, що в ньому використовуватиметься тільки один запам'ятовуючий пристрій 100 перемежовувача, в якому передбачена операція зчитування, яка виконується для заданої адреси перед операцією запису. Комірки даних, записані в запам'ятовуючий пристрій 124 перемежовувача при непарних символах, потім зчитують в послідовності 134, яка генерується генератором 102 адрес для наступного символу КОМЧР і так далі. Таким чином, генерують тільки одну адресу на символ, при цьому занесення в запам'ятовуючий пристрій, і зчитування із запам'ятовуючого пристрою, для непарних/парних символів КОМЧР виконують одночасно. 6 UA 101144 C2 Загалом, як представлено на Фіг. 4, після того, як буде розрахований набір адрес H(q) для всіх активних піднесучих, вхідний вектор Y' ( y0' , y'1, y' 2...yNmax1' ) обробляють для отримання вектора Y ( y 0 , y1, y 2 ...yN max1) перемежовування, визначеного за: H(q) y ' q для парних символів для q 0..., Nmax1 5 H( q) y 'H( q) для непарних символів для q 0..., Nmax1 . Іншими словами, для парних символів ОМЧР вхідні слова записують із перестановкою в запам'ятовуючий пристрій, і послідовно зчитують, тоді як для непарних символів, їх записують послідовно і зчитують із перестановкою. У описаному вище випадку перестановка H(q) визначена наступною таблицею 1: 10 3 2 15 20 25 30 35 40 45 q H(q) 0 1 1 3 2 0 Таблиця 1: перестановка для простого випадку, коли Nmax 4 Як показано на фіг. 4, блок 340 усунення перемежовування під час роботи виконує обробку, зворотну щодо обробки перемежовування, яка застосовується в перемежовувачі 100, застосовуючи той же набір адрес, який був згенерований еквівалентним генератором адреси, але застосовуючи адреси запису в запам'ятовуючий пристрій, і зчитування із запам'ятовуючого пристрою, в зворотному порядку. При цьому для парних символів, адреси 342 запису в запам'ятовуючий пристрій, є порядком надходження, тоді як адреси 344 зчитування із запам'ятовуючого пристрою, надаються генератором адрес. Відповідно до цього, для непарних символів, порядок 346 записів в запам'ятовуючий пристрій визначений за набором адрес, який було згенеровано генератором адрес, тоді як зчитування 348 із запам'ятовуючого пристрою, є порядком надходження. Генерування адреси для режиму 8k Блок-схема алгоритму, який використовується для генерування функції H(q) перемежовування, представлена на Фіг. 5 для режиму 8k. На Фіг. 5 лінійний регістр зсуву із зворотним зв'язком сформований із дванадцятьма каскадами 200 регістра зсуву для генерування адрес від 0 до 8191, і логічним елементом 202 який "виключне АБО" (хоr), який з'єднаний із каскадами регістра зсуву 200 відповідно до полінома генератора. Тому, відповідно до вмісту регістра зсуву 200 отримують наступний біт регістра зсуву на виході логічного елемента 202 "виключне АБО", використовуючи операцію "виключне АБО" відносно вмісту регістра зсуву R[0] і каскаду R[1] регістра. Відповідно до полінома генератора, генерують псевдовипадкову послідовність бітів із вмісту регістра зсуву 200. Проте, для генерування адреси для режиму 8k, як це проілюстровано, передбачена схема 210 перестановки, яка ефективно виконує перестановку порядку бітів в регістрі зсуву 200 з порядку R ' i [n] на порядок Ri [n] на виході схеми 210 перестановки. Дванадцять бітів з виходу схеми 210 перестановки потім подають в канал 212 з'єднання, до яких додають старший значущий біт через канал 214, який наданий блоком 218 перемикача. Таким чином, адресу із тринадцяти бітів генерують по каналу 212. Проте для забезпечення автентичності адреси схема 216 перевірок адреси аналізує згенеровану адресу для визначення, чи не перевищує вона максимальну кількість сигналів піднесучих. Якщо це трапляється, генерують сигнал керування, і передають його через канал 220 з'єднання в модуль 224 керування. Якщо згенерована адреса перевищує максимальну кількість сигналів піднесучої, тоді цю адресу відкидають, і повторно генерують нову адресу для цього конкретного символу. Загалом, (Nr 1) бітове слово R 'i визначають при Nr log 2 Mmax , де Mmax 8192 в режимі 8k, при використанні LFSR (ЛРЗЗ, лінійний регістр зсуву із зворотним зв'язком). Поліномами, які використовуються для генерування цієї послідовності, є: Режим 8k: R i' 11 R i' 10 R i' 11 R i' 14 R i' 16 . Де і змінюється від 0 до Mmax 1 Після того, як одне слово R 'i буде згенерованим, воно зазнає обробки перестановкою для 50 отримання іншого бітового слова (Nr 1) , яке називається R i . Слово R i отримують із R 'i шляхом перестановки бітів, визначених в приведеній нижче таблиці 2: 7 UA 101144 C2 Положення бітів R 'i Положення бітів R i 11 10 9 8 7 6 5 4 3 2 1 0 5 11 3 0 10 8 6 9 2 4 1 7 Таблиця 2: Перестановка бітів для режиму 8k. Наприклад, для коду перестановки, приведеного вище, це означає, що для режиму 8k, біт 5 номер 11 R 'i передають в положенні біта номер 5 для R i . Адресу H(q) потім отримують із R i , використовуючи H(q) (i mod 2) 2Nr 1 Nr 2 R i ( j) 2 j j0 наступне рівняння: 10 Частина (i mod 2) 2Nr 1 в приведеному вище рівнянні представлена на Фіг. 5 за допомогою блока Т 218 перемикача. Потім виконують перевірку адреси для H(q) , перевіряючи, чи знаходиться згенерована адреса в діапазоні прийнятних, якщо H(q) Nmax , де в одному прикладі Nmax 6048 в режимі 8k, тоді адреса є дійсною. Якщо адреса не є дійсною, про це інформують модуль керування, і він намагається згенерувати новий H(q) , шляхом послідовного збільшення індексу і. 15 20 Роль блока перемикання полягає в тому, щоб адреса, яка перевищує Nmax , не була присутньою двічі в ряду. В результаті, якщо буде згенероване перевищуюче значення, це означає, що MSB (СЗБ, старший значущий біт) (тобто, біт перемикання) адреси H(q) дорівнює одиниці. Таким чином, наступне згенероване значення матиме СЗБ, встановлений рівним нулю, що забезпечує отримання дійсної адреси… Наступні рівняння підсумовують загальну поведінку і допомагають зрозуміти структуру циклу цього алгоритму: q0; for(i 0;i Mmax i i i 1) H(q) (i mod 2) 2 25 30 35 40 45 50 Nr 1 Nr 2 R i ( j) 2 j ; j0 if (H(q) Nmax )q q 1 . ; Для короткого пояснення, в одному прикладі генератора адреси, описаний вище код перестановки використовується для генерування адреси для всіх символів ОМЧР. У іншому прикладі коди перестановки можуть мінятися між символами, внаслідок чого набір кодів перестановки циклічно повторюється через послідовні символи ОМЧР. З цією метою, лінії 108, 110 керування, по яких передають визначення, чи є символ ОМЧР непарним або парним, і визначення поточного режиму, використовують для вибору коду перестановки. Цей зразковий режим, в якому велика кількість кодів перестановки циклічно повторюються, особливо відповідає прикладу, в якому використовується тільки непарний перемежовувач, який пояснюється нижче. Сигнал, який означає, що слід використовувати інший код перестановки, передають через канал 111 керування. У одному прикладі можливі коди перестановки заздалегідь зберігають в схемі 210 перестановок коду. У іншому прикладі, модуль 224 керування передає новий код перестановки, який слід використовувати для символу ОМЧР. Приймач. На Фіг. 6 показана приблизна ілюстрація приймача, який можна використовувати із даною технологією. Як показано на Фіг. 6, сигнал КОМЧР приймають за допомогою антени 300 і детектують за допомогою тюнера 302, і перетворюють в цифрову форму за допомогою аналогоцифрового перетворювача 304. Процесор 306 видалення захисного інтервалу видаляє захисний інтервал із прийнятого символу КОМЧР перед відновленням даних із символу КОМЧР, використовуючи процесор 308 швидкого перетворення Фурье (ШПФ, ШПФ) в комбінації з блоком оцінки каналу і процесором 310 корекцій, які працюють спільно з модулем 311 декодування впровадженого сигналу, відповідно до відомих технологій. Дані, що демодулюються, відновлюють із блока 312 відображення і подають в блок 314 видалення перемежовування символів, який під час роботи виконує зворотне відображення прийнятих символів даних для повторного генерування вихідного потоку даних із усуненим перемежовуванням даних. 8 UA 101144 C2 5 10 15 20 25 30 35 40 45 Блок 314 видалення перемежовування символів сформований з пристрою обробки даних, такого, як показаний на Фіг. 6, із запам'ятовуючим пристроєм 540 перемежовувача і генератором 542 адреси. Запам'ятовуючий пристрій перемежовувача є таким пристроєм, як показаний на Фіг. 4, і який працює, як вже було описано вище, для усунення перемежовування шляхом використання наборів адрес, які були згенеровані генератором 542 адреси. Генератор 542 адреси сформований, як показано на Фіг. 7, і виконаний з можливістю генерувати відповідні адреси для відображення символів даних, відновлених із кожних сигналів піднесучих ОМЧР, на вихідний потік даних. Решта частин приймача КОМЧР, показаного на Фіг. 6, передбачена для виконання декодування 318 корекцій помилок, для корекції помилок і відновлення оцінки початкових даних. Одна з переваг, що надаються даним описом, як для приймача, так і для передавача, полягає в тому, що перемежовувач символів і блок усунення перемежовування символів, які працюють в приймачах і передавачах, можна перемикати між режимами 1k, 2k, 4k, 8k, 16k і 32k, змінюючи поліноми генератора і порядок перестановки. Отже, генератор 542 адреси, показаний на Фіг. 7, включає вхідний сигнал 544, який забезпечує показник режиму, а також вхідний сигнал 546, який означає чи є символи КОМЧР непарними/парними. Таким чином, забезпечується гнучкий варіант втілення, оскільки перемежовувач символів і блок усунення перемежовування можуть бути сформовані, як показано на Фіг. 3 і 7, з таким генератором адреси, як представлений на Фіг. 5. Тому генератор адреси може бути адаптований до різних режимів шляхом зміни поліномів генератора і порядків перестановки, призначених для кожного з режимів. Наприклад, це може бути виконано з використанням зміни програмних засобів. Як альтернатива, в інших варіантах втілення, впроваджений сигнал, який означає режим передачі ЦНТМ2, можна детектувати в приймачі в модулі 311 обробки впроваджених сигналів і використовувати для автоматичної конфігурації блока усунення перемежовування символів відповідно до детектованого режиму. Оптимальне використання непарного перемежовування Як показано на Фіг. 4, два процеси перемежовування символів, один для парних символів СОМЧР та інший для непарних символів ОМЧР, дозволяють зменшити об'єм пам'яті, який використовується під час перемежовування. У прикладі, показаному на Фіг. 4, порядок запису непарних символів співпадає з порядком зчитування парних символів, тому, тоді як непарний символ зчитують із запам'ятовуючого пристрою парний символ може бути записаний в те місцеположення, із якого тільки що було виконано зчитування; після цього, коли парний символ зчитують із запам'ятовуючого пристрою наступний непарний символ може бути записаний в місцеположення, із якого щойно було виконано зчитування. Вибір полінома генератора і коду перестановки, що пояснювалися вище для генератора 102 адреси в режимі 1k, був ідентифікований після аналізу моделювання відносних робочих характеристик перемежовувача. Відносні робочі характеристики перемежовувача були оцінені з використанням відносної здатності перемежовувача розділяти послідовні символи або "якості перемежовування". Відносна міра якості перемежовувача може бути визначена шляхом визначення відстані D (в кількості піднесучих). Критерій C вибирають для ідентифікації кількості піднесучих, які знаходяться на відстані D на виході перемежовувача, які були на відстані D на вході перемежовувача, при цьому кількість піднесучих для кожної відстані D потім порівнюють відносно відповідної відстані. Критерій C оцінюють як для парних, так і для непарних символів КОМЧР. Мінімізація C дозволяє: отримати перемежовувач виняткової якості. 50 55 d D d D 1 C 1 Nev er (d) / d Nodd (d) / d , де: Nev er (d) і Nodd (d) є кількістю піднесучих для парного і непарного символу, відповідно, на виході перемежовувача, який залишається в межах проміжку d між піднесучими. Як зазначено вище, під час експериментального аналізу робочої характеристики перемежовувачів (використовуючи критерій C , як визначено вище) і для прикладу, показаного на Фіг. 8 (а) і Фіг. 8 (b), визначили, що схеми перемежовування, розроблені для перемежовувачів символів 2k і 8k для ЦНТМ і для перемежовувача символів 4k для ЦТММпрацюють краще для непарних символів, ніж для парних символів. Таким чином, для вирівнювання результатів робочих характеристик перемежовувачів, наприклад для 16k, як представлено на Фіг. 8 (а) і 8 (b), визначили, що непарні перемежовувачі працюють краще, ніж парні перемежовувачі. Це можна бачити в результаті порівняння Фіг. 8 (а), на якій представлені 9 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 55 60 результати для перемежовувача для парних символів, і Фіг. 8 (b), яка ілюструє результати для непарних символів: можна бачити, що середня відстань на виході перемежовувача між піднесучими, які були розташовані поряд одна з одною на вході перемежовувача, є більшою для перемежовувача для непарних символів, ніж для перемежовувача для парних символів. Як можна зрозуміти, об'єм запам'ятовуючого пристрою перемежовувача потрібний для втілення перемежовувача символів, залежить від кількості символів даних, які повинні бути відображені, на символи несучих КОМЧР. Таким чином, перемежовувач символу в режимі 16k вимагає половини об'єму запам'ятовуючого пристрою, потрібного для втілення перемежовувача символів режиму 32k, і аналогічно, об'єм пам'яті, потрібний для втілення перемежовувача символу 8k, складає половину того, який потрібний для втілення перемежовувача 16k. Тому коли передавач або приймач виконаний з можливістю втілення перемежовувача символів в режимі, який встановлює максимальну кількість символів даних, яка може бути передана на символ ОМЧР, такий приймач або передавач включатиме достатню кількість пам'яті для втілення двох процесів непарного перемежовування для будь-якого іншого режиму, який забезпечує половину або менше ніж половину кількості піднесучих на символ ОМЧР в цьому даному максимальному режимі. Наприклад, приймач або передавач, який включає перемежовувач 32k, матиме достатньо пам'яті для розміщення двох непарних процесів перемежовування 16k, кожен з яких займає свої власні 16k пам'яті. Тому, для використання кращих характеристик процесу непарного перемежовування перемежовувач символів, виконаний з можливістю розміщення великої кількості режимів модуляції, може бути скомпонований так, що тільки процес непарного перемежовування символів використовуватиметься в режимі, який містить половину або менше ніж половину кількості піднесучих в максимальному режимі, який є максимальною кількістю піднесучих на символ ОМЧР. Тому максимальний режим встановлює максимальний розмір пам'яті. Наприклад, в передавачі/приймачі, який виконаний з можливістю роботи в режимі 32k, при роботі в режимі з меншою кількістю несучих (тобто, 16k, 8k, 4k або 1k) замість використання окремого парного і непарного процесів перемежовування символів можна використовувати два непарних перемежовувачі. На Фіг. 9 показана ілюстрація адаптації перемежовувача 33 символу, який представлений на Фіг. 3, коли перемежовування вхідних символів даних на піднесучі символів ОМЧР виконується тільки в режимі непарного перемежовування. Перемежовувач 33.1 символу точно відповідає перемежовувачу 33 символу, показаному на Фіг. 3, за винятком того, що генератор 102.1 адрес виконаний з можливістю виконання тільки процесу непарного перемежовування. Для прикладу, показаного на Фіг. 9, перемежовувач 33.1 символів працює в режимі, в якому кількість символів даних, які можуть бути передані для символу ОМЧР, є меншою, ніж половина максимальної кількості, яка може бути перенесена символом ОМЧР в режимі роботи з найбільшою кількістю піднесучих на символ ОМЧР. При цьому перемежовувач 33.1 символів скомпоновано так, що він розділяє запам'ятовуючий пристрій 100 перемежовувача. Для даної ілюстрації, показаної на Фіг. 9, запам'ятовуючий пристрій 100 перемежовувача потім розділено на дві частини 401, 402. Як ілюстрація перемежовувача 33.1 символу, який працює в режимі, в якому символи даних відображають на символи ОМЧР з використанням процесу непарного перемежовування, на Фіг. 9 приведено вигляд з покомпонентним поданням кожної половини запам'ятовуючого пристрою 4 01, 4 02 перемежовувача. Такий вигляд із покомпонентним уявленням є ілюстрацією режиму непарного перемежовування, як представлено зі сторони передавача для чотирьох символів А, В, С, D, відтворених на Фіг. 4. Таким чином, як показано на Фіг. 9, для послідовних наборів із перших і других символів даних, символи даних записують у запам'ятовуючий пристрій 401, 402 перемежовувача в порядку надходження і зчитують в порядку перестановки відповідно до адреси, яка згенерована генератором 102 адреси, як це пояснювалося вище. Таким чином, як показано на Фіг. 9, оскільки процес непарного перемежовування виконується для послідовних наборів з першого і другого наборів символів даних, запам'ятовуючий пристрій перемежовувача повинен бути розділеним на дві частини. Символи з першого набору символів даних записують в першу половину запам'ятовуючого пристрою 401 перемежовувача, і символи з другого набору символів даних є символами, які записують в другу частину запам'ятовуючого пристрою 402 перемежовувача. Це пов'язано з тим, що перемежовувач символів більше не здатний повторно використовувати ті ж частини запам'ятовуючого пристрою перемежовувача символів, які можуть бути виділені при роботі в парному і непарному режимах перемежовування. Відповідний приклад перемежовувача в приймачі, який показаний на Фіг. 7, але який виконаний із можливістю виконувати роботу тільки з процесом непарного перемежовування, представлений на Фіг. 10. Як показано на Фіг. 10, запам'ятовуючий пристрій 540 перемежовувача розділено на дві половини 410, 412, і генератор 542 адреси виконаний із 10 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 55 60 можливістю запису символів даних в запам'ятовуючий пристрій перемежовувача і зчитування символів даних із запам'ятовуючого пристрою перемежовувача, у відповідних частинах пам'яті 410, 402 перемежовувача для послідовних наборів символів даних при здійсненні тільки процесу непарного перемежовування. Тому відповідно до представленого на Фіг. 9, на Фіг. 10 показано відображення процесу перемежовування, який виконують в приймачі і який представлений на Фіг. 4, як вигляд із покомпонентним представленням, що працює як для першої, так і для другої половин пам'яті 410, 412 перемежовувача. Таким чином, перший набір символів даних записують в першу частину пристрою запам'ятовуючого 410 перемежовувача, в порядку перестановки, визначеному відповідно до адрес, згенерованих генератором 542 адреси, як подано порядком запису в символах даних, який забезпечує послідовність 1, 3, 0, 2 запису. Як показано, символи даних потім зчитують з першої частини запам'ятовуючого пристрою 410 перемежовувача, в порядку надходження, відновлюючи, таким чином, початкову послідовність А, В, С, D. Відповідно до цього, другий подальший набір символів даних, які відновлюються із послідовного символу ОМЧР, записують в другу половину запам'ятовуючого пристрою 412 перемежовувача, відповідно до адрес, згенерованих генератором 542 адреси в порядку перестановки, і зчитують у вихідний потік даних в порядку надходження. У одному прикладі адреси, які генеруються для першого набору символів даних, для запису в першу половину запам'ятовуючого пристрою 410 перемежовувача, можна повторно використовувати для запису другого послідовного набору символів даних в запам'ятовуючий пристрій 412 перемежовувача. Відповідно до цього, передавач може також повторно використовувати адреси, які були згенеровані для однієї половини перемежовувача, для першого набору символів даних, для зчитування другого набору символів даних, які були записані в другу половину запам'ятовуючого пристрою, в порядку надходження. Непарний перемежовувач із зсувом Робочі характеристики перемежовувача, в якому використовуються два непарних перемежовувачі, можуть бути додатково покращені шляхом використання послідовності тільки непарних перемежовувачів, замість використання тільки одного непарного перемежовувача, таким чином, щоб будь-який біт даних, який подається для перемежовування, не завжди модулює одну і ту ж несучу символу ОМЧР. Послідовність, яка складається тільки з непарних перемежовувачів, може бути реалізована також шляхом: додавання зсуву до адреси перемежовувача, який дорівнює модулю кількості несучих, які переносять дані, або використання послідовності перестановок в перемежовувачі. Додавання зсуву. Додавання зсуву до адреси перемежовувача, який дорівнює модулю кількості несучих, які переносять дані, ефективно зсуває і виконує кільцевий зсув символу ОМЧР таким чином, щоб будь-який біт даних, який вводиться в перемежовувач, не був завжди модульований на одну і ту ж саму несучу символу ОМЧР. Таким чином, генератор адреси може, у разі потреби, включати генератор зсуву, який генерує зсув в адресі, яка згенерована генератором адреси по вихідному каналу H(q) . Зсув може змінювати кожен символ. Наприклад, такий зсув може забезпечувати циклічну послідовність. Ця циклічна послідовність може, наприклад, мати довжину 4 і може складатися, наприклад, із простих чисел. Наприклад, така послідовність може бути: 0, 41, 97, 157 . Крім того, зсув може бути випадковою послідовністю, яка може бути згенерованою іншим генератором адреси із аналогічного перемежовувача символів ОМЧР або може бути згенерованою за допомогою деяких інших засобів. Використання послідовності перестановок. Як показано на Фіг. 5, лінія 111 керування продовжується від модуля керування генератора адреси до схеми перестановки. Як зазначено вище, в одному прикладі, генератор адреси може застосовувати інший код перестановки з набору кодів перестановки для послідовних символів ОМЧР. При використанні послідовності перестановок в генераторі адреси перемежовувача знижується вірогідність того, що будь-який біт даних, який вводиться в перемежовувач, модулюватиме ту ж саму піднесучу символу ОМЧР. Наприклад, така послідовність може бути циклічною послідовністю, так, щоб різні коди перестановки в наборі кодів перестановки в послідовності використовувались для послідовних символів ОМЧР, а потім повторювалися. Така циклічна послідовність може мати, наприклад, довжину два або чотири. Для прикладу перемежовувача символів 8k послідовність із двох кодів 11 UA 101144 C2 перестановки, які циклічно повторюються для символу ОМЧР, може мати такий, наприклад, вигляд: 5 11 3 0 10 8 69 2 4 1 7 * , 8 10 7 6 0 5 2 1 3 9 4 11 тоді як послідовність із чотирьох кодів перестановки може мати такий, наприклад, вигляд: 5 11 3 0 10 8 69 2 4 1 7 * 5 10 8 10 7 6 0 5 2 1 3 9 4 11 11 3 6 9 2 7 4 10 5 1 0 8 10 8 1 7 5 6 0 11 4 2 9 3 Перемикання одного коду перестановки на інший код може здійснюватися у відповідь на зміну сигналу непарний/парний по каналу 108 керування. У відповідь модуль 224 керування змінює код перестановки в схемі 210 кодів перестановки через лінію 111 керування. Для прикладу перемежовувача символу 1k два коди перестановки можуть мати такий, наприклад, вигляд: 4 3 2 10 5 6 7 8 , 3 2 5 014 7 8 6 тоді як чотири коди перестановки можуть мати такий, наприклад, вигляд: 4 3 2 1 0 56 7 8 3 2 5 014 7 8 6 7 5 3 8 2 614 0 15 20 . . 1 68253407 Інші комбінації послідовностей можуть бути можливими для режимів несучих 2k, 4k і 16k або, звичайно, для режиму несучих 0,5к. Наприклад, наступні коди перестановки для кожного з режимів 0,5k, 2k, 4k і 16k забезпечують високу декореляцію символів, і їх можна використовувати циклічно для генерування зсуву для адреси, згенерованої генератором адреси, для кожного з відповідних режимів: Режим 2k: 0 7 5 18 2 6 9 3 4* 4 8 3 2 9 0 15 6 7 8 3 9 0 2 15 7 4 6 . 7 0 4 8 3 6 9 15 2 Режим 4k: 7 10 5 8 1 2 4 9 0 3 6 * * 6 2 7 10 8 0 3 4 1 9 5 9 5 4 2 3 10 1 0 6 8 7 . 1 4 10 3 9 7 2 6 5 0 8 Режим 16k: 8 4 3 2 0 11 1 5 12 10 6 7 9 7 9 5 3 11 1 4 0 2 1 2 10 8 6 6 11 7 5 2 3 0 1 10 8 1 2 9 4 25 30 . 5 1 2 9 0 3 10 2 4 6 7 8 11 1 Для кодів перестановки, позначених вище, перші два можна використовувати в двох циклах послідовності, тоді як всі чотири можна використовувати для чотирьох циклів послідовності. Крім того, деякі додаткові послідовності з чотирьох кодів перестановки, які циклічно повторюються для забезпечення зсуву в генераторі адреси, для отримання високої декореляції в символах, отриманих після перемежовування (деякі з них збігаються з приведеними вище), надані нижче. Режим 0,5k: 3 7 4 6 12 0 5 4 2 5 7 3 0 16 5 3 6 0 4 12 7 6 10 5 2 7 4 3 Режим 2k: . 12 UA 101144 C2 0 7 5 18 2 6 9 3 4* 3 2 7 0 15 8 4 9 6 4 8 3 2 9 0 15 6 7 . 7 3 9 5 2 10 6 4 8 Режим 4k: 7 10 5 8 1 2 4 9 0 3 6 * * 6 2 7 10 8 0 3 4 1 9 5 10 3 4 1 2 7 0 6 8 5 9 . 0 8 9 5 10 4 6 3 2 1 7 Режим 8k: 5 11 3 0 10 8 6 9 2 4 1 7 * 5 10 15 20 25 30 35 40 45 10 8 5 4 2 9 1 0 6 7 3 11 11 6 9 8 4 7 2 1 6 10 5 3 . 8 3 11 7 9 1 5 6 4 0 2 10 * Ці перестановки призначені для стандарту ЦНТМ, * * ці перестановки призначені для стандарту ЦТММ. Приклади генераторів адреси і відповідних перемежовувачів, для режимів 2k, 4k і 8k розкриті в заявці на європейський патент № 04251667.4, зміст якої приведений тут як посилання. Генератор адреси для режиму 0,5k розкритий в нашій заявці, яка одночасно знаходиться на розгляді, на патент Великобританії № 07225535. Різні модифікації можуть бути виконані для варіантів втілення, описаних вище, не виходячи за межі обсягу даного винаходу. Зокрема, приблизне представлення полінома генератора і порядку перестановки, які використовувалися для представлення аспектів винаходу, не покликане обмежувати і поширюється на еквівалентні форми полінома генератора і порядок перестановки. Слід розуміти, що передавач і приймач, показані на Фіг. 1 і 6, відповідно, наведені тільки як ілюстрація і не покликані обмежувати. Наприклад, слід розуміти, що розташування перемежовувача символів і блока усунення перемежовування відносно, наприклад, перемежовувача бітів і блока відображення і блока усунення відображення можуть бути змінені. Слід розуміти, що ефект, який вноситься перемежовувачем і блоком усунення перемежовування не змінюється залежно від його відносного положення, хоча перемежовувач може виконувати перемежовування I / Q (синфазно і в квадратурі) символів замість v-бітних векторів. Відповідні зміни можуть бути виконані в приймачі. Відповідно до цього, перемежовувач і блок усунення перемежовування можуть працювати з різними типами даних, і можуть бути встановлені в інших місцях, а не лише в положеннях, описаних в приблизних варіантах втілення. Відповідно до одного варіанта виконання приймача, пристрій обробки даних наданий для відображення символів, прийнятих від заданої кількості сигналів піднесучої мультиплексованого з частотним розділенням(ОМЧР) символу в потік символів вихідного сигнал. Як пояснювалося вище, коди перестановки і поліном генератора перемежовувача, які були описані, посилаючись на варіант втілення конкретного режиму, рівною мірою можна застосовувати до інших режимів, шляхом зміни заданої максимальної дозволеної адреси відповідно до кількості піднесучих для цього режиму. Як зазначено вище, варіанти втілення даного винаходу призначені для застосування в стандартах ЦТМ, таких як ЦНТМ, ЦНТМ2 і ЦТММ, перелік яких подано тут як посилання. Наприклад, варіанти втілення даного винаходу можна використовувати в передавачі або в приймачі, який працює відповідно до стандарту ЦТММ, в мобільних терміналах або телефонних трубках. Мобільні термінали можуть бути інтегровані з мобільними телефонами (другого, третього або вищого покоління) або кишеньковими персональними комп'ютерами, або, наприклад, з планшетними ПК. Такі мобільні термінали можуть бути спроможними приймати сигнали, сумісні із ЦТММ або ЦНТМ всередині будівель або при русі, наприклад, в автомобілях - поїздах, навіть з високою швидкістю. Мобільні термінали можуть, наприклад, працювати від батарей, від електричної мережі або від джерела постійного струму низької напруги, або від батареї автомобіля. Послуги, які можуть надаватися ЦТММ, можуть включати голосові послуги, передачу повідомлень, перегляд Інтернету, прослуховування радіо, перегляд нерухомих і/або рухомих відеозображень, телевізійні послуги, інтерактивні послуги, відео передач, або передачі, близькі до відео за вимогами, а також інші варіанти. Послуги можуть надаватись у поєднанні 13 UA 101144 C2 5 одна з одною. У інших прикладах варіанти втілення даного винаходу можна застосовувати з стандартом ЦНТМ2, як визначено відповідно до стандарту ETSI (Європейський інститут стандартизації в галузі телекомунікації) EN 302 755. В інших приблизних варіантах втілення даного винаходу даний винахід може знайти застосування в стандарті кабельної передачі даних, відомому як ЦТМ-С2. Проте слід розуміти, що даний винахід не обмежений застосуванням із ЦТМ, і його можна поширювати на інші стандарти для передачі або прийому як стаціонарних, так і мобільних. ФОРМУЛА ВИНАХОДУ 10 15 20 25 30 35 40 45 50 1. Передавач для передавання вхідних символів даних з використанням ортогонального мультиплексування з частотним розділенням (ОМЧР), причому передавач включає в себе пристрій обробки даних для відображення вхідних символів даних на задану кількість сигналів піднесучих символів ОМЧР пристрою обробки даних, що містить: перемежовувач, виконаний з можливістю заносити в запам'ятовуючий пристрій задану кількість символів даних для відображення на сигнали піднесучої ОМЧР і зчитувати з запам'ятовуючого пристрою символи даних для піднесучих ОМЧР для виконання відображення, причому зчитування з запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, при цьому порядок визначають за набором адрес, внаслідок чого символи даних перемежовують по сигналах піднесучої; генератор адреси, виконаний з можливістю генерувати набір адрес, причому адреси генерують для кожного з вхідних символів для позначення одного з сигналів піднесучої, на яких символ даних потрібно відобразити, генератор адреси містить: лінійний регістр зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра і виконаний з можливістю генерувати псевдовипадкову послідовність бітів відповідно до полінома генератора, схему перестановки, виконану з можливістю прийому вмісту каскадів регістра зсуву і перестановки бітів, присутніх в каскадах регістра, відповідно до коду перестановки і полінома генератора, для формування адреси, і модуль керування, виконаний з можливістю у поєднанні зі схемою перевірки адреси повторно генерувати адресу, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій задана максимальна дійсна адреса пам'яті та задана кількість піднесучих становить приблизно вісім тисяч, лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра з поліномом генератора для лінійного регістра зсуву із зворотним зв'язком: R'i 11 R'i 1 0 R'i 1 1 R'i 1 4 R'i 1 6, і код перестановки формує з додатковим бітом адрес із тринадцяти бітів, який відрізняється тим, що схема перестановки скомпонована таким чином, щоб вона змінювала код перестановки, який переставляє порядок бітів каскадів регістра для формування адрес з одного символу ОМЧР на іншій. 2. Передавач за п. 1, який відрізняється тим, що схема перестановки виконана з можливістю під час роботи циклічно повторювати послідовність різних кодів перестановки для послідовних символів ОМЧР. 3. Передавач за п. 2, який відрізняється тим, що одна з послідовностей різних кодів перестановки формує адресу Ri n , яка складається з тринадцяти бітів для і-ого символу даних із біта, представленого в n-ому R n каскаді регістра, відповідно, до коду перестановки, i визначеного за таблицею: Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 4. Передавач за п. 2 або 3, який відрізняється тим, що послідовність кодів перестановки містить два коди перестановки, які мають вигляд: Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 і Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 8 10 7 6 0 5 2 1 3 9 4 11 5. Передавач за п. 1, який відрізняється тим, що заданою максимальною дійсною адресою є значення, власне, між шістьма тисячами і вісьмома тисячами сто дев'яносто двома. 14 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 55 6. Передавач за п. 5, який відрізняється тим, що символ ОМЧР включає пілотні піднесучі, які виконані з можливістю перенесення відомих символів, і задана максимальна дійсна адреса залежить від кількості пілотних піднесучих, які присутні у символі ОМЧР. 7. Передавач за п. 1, який відрізняється тим, що приблизно вісім тисяч піднесучих передбачені в одному з багатьох режимів роботи, в якому приблизно вісім тисяч піднесучих забезпечують половину або менше ніж половину максимальної кількості піднесучих в символах ОМЧР в будьякому з режимів роботи, і вхідні символи даних включають перші набори вхідних символів даних для відображення на перші символи ОМЧР, і другі набори вхідних символів даних для відображення других символів ОМЧР, і пристрій обробки даних під час роботи виконує перемежовування вхідних символів даних як з першого, так і з другого наборів відповідно до обробки непарного перемежовування, причому обробка непарного перемежовування включає: занесення перших наборів вхідних символів даних в першу частину запам'ятовуючого пристрою перемежовувача, відповідно, до порядку надходження перших наборів вхідних символів даних; зчитування перших наборів вхідних символів даних із першої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучих перших символів ОМЧР, відповідно, до порядку, який визначається набором адрес, згенерованих одним із кодів перестановки послідовності; занесення других наборів вхідних символів даних в другу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку надходження других наборів вхідних символів даних, і зчитування других наборів вхідних символів даних із другої частини запам'ятовуючого пристрою перемежовувача, на сигнали піднесучої других символів ОМЧР, відповідно до порядку, визначеного відповідно до набору адрес, згенерованих із іншими з кодів перестановки послідовності. 8. Передавач за п. 1, який відрізняється тим, що передавач виконаний з можливістю передавати дані відповідно до стандарту цифрового телевізійного мовлення, такого як стандарт цифрового наземного телевізійного мовлення, стандарт цифрового наземного мовлення для мобільних телефонів або стандарт цифрового наземного мовлення 2. 9. Спосіб передачі символів даних через задану кількість сигналів піднесучих ортогонального мультиплексованого символу з частотним розділенням (ОМЧР), що містить етапи, на яких: заносять в запам'ятовуючий пристрій задану кількість символів даних для відображення на сигнали піднесучої ОМЧР; зчитують із запам'ятовуючого пристрою символи даних для піднесучої ОМЧР для відображення, причому зчитування з запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого символи даних перемежовують на сигнали піднесучої; генерують набір адрес, причому адресу генерують для кожного з вхідних символів для позначення одного з сигналів піднесучої, на який символ даних повинен бути відображений, генерування набору адрес передбачає: використовують лінійний регістр зсуву із зворотним зв'язком, який містить задану кількість каскадів регістра, для генерування псевдовипадкової послідовності бітів, відповідно до полінома генератора; використовують схеми перестановки, які під час роботи приймають вміст каскадів регістра зсуву для перестановки порядку бітів, присутніх в каскадах регістра, відповідно до коду перестановки, для формування адреси, і повторно генерують адреси, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій задана максимальна дійсна адреса пам'яті та задана кількість піднесучих приблизно дорівнює восьми тисячам; лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра з поліномом генератора для лінійного регістра зсуву із зворотним зв'язком, який є R'i 11 R'i 1 0 R'i 1 1 R'i 1 4 R'i 1 6, і код перестановки формує з додатковим бітом адресу, яка складається з тринадцяти бітів, який відрізняється тим, що змінюють код перестановки, на основі якого виконують перестановку порядку бітів каскадів регістра, для формування набору адрес з одного символу ОМЧР на інший. 10. Спосіб за п. 9, який відрізняється тим, що зміна коду перестановки включає циклічне повторення послідовності різних кодів перестановки для послідовних символів ОМЧР. 15 UA 101144 C2 11. Спосіб за п. 10, який відрізняється тим, що одна з послідовностей різних кодів перестановки формує тринадцять адрес бітів Ri n для і-ого символу даних із біта, присутнього в n-ому етапі R n регістра, відповідно до коду перестановки, визначеного за таблицею: i 5 10 15 20 25 30 35 40 45 50 Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 12. Спосіб за п. 10 або 11, який відрізняється тим, що послідовність кодів перестановки містить два коди перестановки, які є: Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 і Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 8 10 7 6 0 5 2 1 3 9 4 11 13. Спосіб за п. 9, який відрізняється тим, що заданою максимальною дійсною адресою є значення, власне, між шістьма тисячами і вісьмома тисячами сто дев'яносто двома. 14. Спосіб за п. 13, який відрізняється тим, що символ ОМЧР включає пілотні піднесучі, які виконані з можливістю перенесення відомих символів, і задана максимальна дійсна адреса залежить від кількості пілотних піднесучих, присутніх в символі ОМЧР. 15. Спосіб за п. 9, який відрізняється тим, що в ньому приблизно вісім тисяч піднесучих передбачені в одному з багатьох режимів роботи, в якому приблизно вісім тисяч піднесучих становлять половину або менше ніж половину максимальної кількості піднесучих символів ОМЧР, в будь-якому з режимів роботи, і при цьому способі передбачається: розділення вхідних символів даних, що включає перші набори вхідних символів даних для відображення на перші символи ОМЧР і другі набори вхідних символів даних для відображення на другі символи ОМЧР, і перемежовування вхідних символів даних як із першого, так і їх другого наборів, відповідно до процесу непарного перемежовування, яке передбачає: занесення перших наборів вхідних символів даних в першу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку надходження перших наборів вхідних символів даних; зчитування перших наборів вхідних символів даних із першої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучих перших символів ОМЧР, відповідно, до порядку, який визначається набором адрес, згенерованих одним із кодів перестановки послідовності; занесення других наборів вхідних символів даних в другу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку надходження других наборів вхідних символів даних, і зчитування других наборів вхідних символів даних із другої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучих других символів ОМЧР, відповідно до порядку, визначеного відповідно до набору адрес, згенерованих із іншими з кодів перестановки послідовності. 16. Спосіб передачі за п. 9, який відрізняється тим, що передача включає передачу відповідно до стандарту цифрового телевізійного мовлення, такого як стандарт цифрового наземного телевізійного мовлення, стандарт цифрового наземного мовлення для мобільних телефонів або стандарт цифрового наземного мовлення 2. 17. Приймач для прийому даних з символів, модульованих з ортогональним мультиплексуванням з частотним розділенням (ОМЧР), причому приймач виконаний з можливістю приймати символи ОМЧР для відновлення символів даних із заданої кількості піднесучих символів ОМЧР, приймач включає в себе процесор обробки даних, який виконаний з можливістю відображати символи даних, отримані з символів ОМЧР, у вихідний потік даних, причому процесор даних містить: блок усунення перемежовування, який під час роботи заносить в запам'ятовуючий пристрій задану кількість символів даних із сигналів піднесучої ОМЧР, і який зчитує із запам'ятовуючого пристрою символи даних у вихідний потік символів для виконання відображення, причому зчитування із запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого виконують усунення перемежовування символів даних із сигналів піднесучої ОМЧР; генератор адреси, який під час роботи генерує набір адрес, причому адресу генерують для кожного з символів даних, що приймаються, для відображення символу даних, що приймається із сигналу піднесучої ОМЧР, у вихідний потік символів, причому генератор адреси містить: 16 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 лінійний регістр зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра і виконаний з можливістю генерувати псевдовипадкову послідовність бітів, відповідно до полінома генератора; схему перестановки, яка під час роботи приймає вміст із каскадів регістра зсуву і виконує перестановку порядку бітів, присутніх в каскадах регістра, відповідно до коду перестановки, для формування адреси для однієї з піднесучих ОМЧР, і модуль керування, який, під час роботи спільно з схемою перевірки адрес, повторно генерує адресу, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій задана максимальна дійсна адреса пам'яті та задана кількість піднесучих приблизно дорівнює восьми тисячам; лінійний регістр зсуву із зворотним зв'язком містить дванадцять каскадів регістра з поліномом генератора, для лінійного регістра зсуву із зворотним зв'язком: R'i 11 R'i 1 0 R'i 1 1 R'i 1 4 R'i 1 6, і код перестановки формує із додатковим бітом адресу із тринадцати бітів, який відрізняється тим, що схема перестановки виконана з можливістю змінювати код перестановки відповідно, до якого виконують перестановку порядку бітів каскаду регістра, для формування набору адрес з одного символу ОМЧР в інший. 18. Приймач за п. 17, який відрізняється тим, що схема перестановки під час роботи циклічно працює з послідовністю різних кодів перестановки для послідовних символів ОМЧР. 19. Приймач за п. 18, який відрізняється тим, що одна з послідовностей різних кодів перестановки формує адресу Ri n з тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді R n регістра, відповідно, до коду перестановки, визначеного за i таблицею: Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 20. Приймач за п. 18 або 19, який відрізняється тим, що послідовність кодів перестановки містить два коди перестановки, які мають вигляд: Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 і Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 8 10 7 6 0 5 2 1 3 9 4 11 21. Приймач за п. 17, який відрізняється тим, що заданою максимальною дійсною адресою є значення, власне, між шістьма тисячами і вісьмома тисячами сто дев'яносто двома. 22. Приймач за п. 21, який відрізняється тим, що символ ОМЧР включає пілотні піднесучі, які скомпоновані для перенесення відомих символів, і задана максимальна дійсна адреса залежить від кількості пілотних символів піднесучої, присутніх в символі ОМЧР. 23. Приймач за п. 17, який відрізняється тим, що приблизно вісім тисяч піднесучих передбачені в одному з багатьох режимів роботи, в якому приблизно вісім тисяч піднесучих забезпечують половину або менше ніж половину максимальної кількості піднесучих в символах ОМЧР в будь-якому з режимів роботи, і символи даних включають перші набори символів даних, які приймаються з перших символів ОМЧР, і другі набори символів даних, які приймаються з других символів ОМЧР, і пристрій обробки даних, який під час роботи виконує усунення перемежовування першого і другого наборів символів даних у вихідний потік даних, відповідно до обробки непарного перемежовування, причому обробка непарного перемежовування передбачає: занесення перших наборів символів даних, які приймаються з піднесучих перших символів ОМЧР, в першу частину запам'ятовуючого пристрою перемежовувача, відповідно, до порядку, визначеного за набором адрес, згенерованих з одним із кодів перестановки послідовності; зчитування перших наборів символів данихіз першої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно, до порядку надходження перших наборів вхідних символів даних занесення других наборів символів даних, прийнятих із піднесучих других символів ОМЧР в другу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку, визначеного за набором адрес, згенерованим з іншим із кодів перестановки послідовності, і зчитування других наборів символів даних із другої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно до порядку надходження других наборів вхідних символів даних; 17 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 24. Приймач за п. 17, який відрізняється тим, що приймач виконаний із можливістю приймати дані, які модулюються відповідно до стандарту цифрового телевізійного мовлення, такого як стандарт цифрового наземного телевізійного мовлення, стандарт цифрового наземного мовлення для мобільних телефонів або стандарт цифрового наземного мовлення 2. 25. Спосіб прийому даних з символів, модульованих з ортогональним мультиплексуванням з частотним розділенням ОМЧР, що містить етапи, на яких: приймають символи даних із заданої кількості сигналів піднесучих ортогонально мультиплексованого з частотним розділенням (ОМЧР) символу для формування у вихідний потік символів, заносять в запам'ятовуючий пристрій задану кількість символів даних із сигналів піднесучих ОМЧР; заносять в запам'ятовуючий пристрій задану кількість символів даних із сигналів піднесучих ОМЧР; зчитують із запам'ятовуючого пристрою символи даних у вихідний потік даних для відображення, причому зчитування з запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і порядок цей визначають за набором адрес, внаслідок чого в символах даних усувають перемежовування із сигналів піднесучих ОМЧР, генерують набір адрес, причому адресу генерують для кожного з прийнятих символів даних, для позначення сигналу піднесучої ОМЧР, із якого прийнятий символ даних потрібно відобразити у вихідний потік символу, при цьому генерування набору адрес передбачає: використання лінійного регістра зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра, для генерування псевдовипадкової послідовності бітів відповідно до полінома генератора, використання схеми перестановки для прийому вмісту каскадів регістра зсуву і виконання перестановки порядку бітів, присутніх в каскадах регістра, відповідно до коду перестановки, для формування адреси, і повторне генерування адреси, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій задана максимальна дійсна адреса пам'яті та задана кількість піднесучих складає приблизно вісім тисяч; лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра з поліномом генератора, для лінійного регістра зсуву із зворотним зв'язком: R'i 11 R'i 1 0 R'i 1 1 R'i 1 4 R'i 1 6, і код перестановки формує з додатковим бітом адресу із тринадцяти бітів, який відрізняється тим, що змінюють код перестановки, відповідно до якого виконують перестановку порядку бітів каскадів регістра, для формування набору адрес з одного символу ОМЧР до іншого. 26. Спосіб за п. 25, який відрізняється тим, що зміна коду перестановки включає циклічне використання послідовності різних кодів перестановки для послідовних символів ОМЧР. 27. Спосіб за п. 26, який відрізняється тим, що одна з послідовностей різних кодів перестановки, яка формує адресу Ri n із тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді R n регістра, відповідно до коду перестановки, визначена за i таблицею: Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 28. Спосіб за п. 26 або 27, який відрізняється тим, що послідовність кодів перестановки містить два коди перестановки, які мають вигляд: Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 і Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 8 10 7 6 0 5 2 1 3 9 4 11 29. Спосіб за п. 25, який відрізняється тим, що заданою максимальною дійсною адресою є значення, власне, між шістьма тисячами і вісьмома тисячами сто дев'яносто двома. 30. Спосіб за п. 29, який відрізняється тим, що символ ОМЧР включає пілотні піднесучі, які виконані з можливістю перенесення відомих символів, і задана максимальна дійсна адреса залежить від кількості символів пілотних піднесучих, присутніх в символі ОМЧР. 18 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 55 60 31. Спосіб за п. 25, який відрізняється тим, що приблизно вісім тисяч піднесучих передбачені в одному з багатьох режимів роботи, в якому приблизно вісім тисяч піднесучих становлять половину або менше ніж половину максимальної кількості піднесучих в символах ОМЧР в будьякому з режимів роботи, і символи даних включають перші набори символів даних, які приймаються з перших символів ОМЧР, і другі набори символів даних, які приймаються з других символів ОМЧР, і виконують занесення в запам'ятовуючий пристрій заданої кількості символів даних із сигналів піднесучих ОМЧР і зчитування із запам'ятовуючого пристрою символів даних у вихідний потік символів, відповідно до процесу непарного перемежовування, причому процес непарного перемежовування передбачає: занесення перших наборів символів даних, які приймаються з піднесучих перших символів ОМЧР, в першу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку, який визначається за набором адрес, згенерованих з одним із кодів перестановки послідовності; зчитування перших наборів символів даних із першої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно до порядку надходження перших наборів вхідних символів даних; занесення другого набору символів даних, прийнятих з піднесучих других символів ОМЧР, в другу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку, який визначається за набором адрес, згенерованих з іншим із кодів перестановки послідовності, і зчитування других наборів символів даних із другої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно до порядку надходження других наборів вхідних символів даних. 32. Спосіб за п. 25, який відрізняється тим, що прийом даних виконують відповідно до стандарту цифрового телевізійного мовлення, такого як стандарт цифрового наземного телевізійного мовлення, стандарт цифрового наземного мовлення для мобільних телефонів або стандарт цифрового наземного мовлення 2. 33. Пристрій обробки даних, виконаний з можливістю відображати вхідні символи даних, призначені для передачі на задану кількість сигналів піднесучої символів ортогонального мультиплексування з частотним розділенням ОМЧР, причому задану кількість сигналів піднесучих визначають відповідно до одного з великої кількості режимів роботи, і вхідні символи даних включають перші набори вхідних символів даних для відображення на перші символи ОМЧР і другі набори вхідних символів даних для відображення на другі символи ОМЧР, причому пристрій обробки даних містить: перемежовувач, який під час роботи заносить в запам'ятовуючий пристрій задану кількість символів даних для відображення на сигнали піднесучої ОМЧР, і який зчитує із запам'ятовуючого пристрою символи даних для піднесучих ОМЧР для виконання відображення, причому зчитування із запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого виконують перемежовування символів даних по сигналах піднесучих; генератор адреси, який під час роботи генерує набори адрес, причому адресу генерують для кожного з вхідних символів для відображення вхідних символів даних в одному з сигналів піднесучих, причому генератор адреси містить: лінійний регістр зсуву, регістр із зворотним зв'язком, який включає задану кількість каскадів регістра і який працює для генерування псевдовипадкової послідовності біта, відповідно до полінома генератора; схему перестановки, яка під час роботи приймає вміст каскадів регістра зсуву і виконує перестановку порядку бітів, присутніх в каскадах регістра, відповідно до коду перестановки, для формування адреси однієї з піднесучих ОМЧР, і модуль керування, який під час роботи разом зі схемою перевірки адрес повторно генерує адресу, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій один з багатьох режимів роботи дорівнює приблизно вісьмом тисячам піднесучих на символі ОМЧР, причому ці приблизно вісім тисяч піднесучих становлять половину або менше ніж половину від максимальної кількості піднесучих в символах ОМЧР в будь-якому з режимів роботи; задана максимальна дійсна адреса пам'яті та задана кількість піднесучих дорівнює приблизно восьми тисячам, лінійний регістр зсуву, регістр із зворотним зв'язком має дванадцять каскадів регістра з поліномом генератора для лінійного регістра зсуву із зворотним зв'язком: R'i 11 R'i 1 0 R'i 1 1 R'i 1 4 R'i 1 6, і код перестановки формує з додатковим бітом адресу із тринадцяти бітів, і пристрій обробки даних виконаний з можливістю перемежовування вхідних символів даних як з першого, так і з другого наборів, відповідно до процесу непарного перемежовування, 19 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 55 причому процес непарного перемежовування передбачає: занесення перших наборів вхідних символів даних в першу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку надходження перших наборів вхідних символів даних; зчитування перших наборів вхідних символів даних із першої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучих перших символів ОМЧР, відповідно до порядку, який визначається за набором адрес; занесення других наборів вхідних символів даних в другу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку надходження других наборів вхідних символів даних, і зчитування других наборів вхідних символів даних із другої частини запам'ятовуючого пристрою перемежовувача, за сигналами піднесучої других символів ОМЧР, відповідно до порядку, який визначається за набором адрес. 34. Пристрій обробки даних за п. 33, який відрізняється тим, що код перестановки формує адресу Ri n з тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді R n регістра, відповідно до коду перестановки, визначеного за таблицею: i Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 35. Спосіб відображення вхідних символів даних, призначених для передачі на задану кількість сигналів піднесучої символів ортогонального мультиплексування з частотним розділенням ОМЧР, причому задану кількість сигналів піднесучої визначають відповідно до одного з багатьох режимів роботи, і вхідні символи даних включають перші набори вхідних символів даних для відображення на перші символи ОМЧР, і другі набори вхідних символів даних для других символів ОМЧР, причому цей спосіб передбачає: занесення в запам'ятовуючий пристрій заданої кількості символів даних для відображення на сигнали піднесучої ОМЧР; зчитування із запам'ятовуючого пристрою символів даних для піднесучих ОМЧР, для виконання відображення, причому порядок зчитування із запам'ятовуючого пристрою відрізняється від порядку занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого виконують перемежовування символів даних на сигнали піднесучих; генерують набір адрес, причому адресу генерують для кожного з вхідних символів, для відображення вхідних символів даних на один з сигналів піднесучих, і генерування набору адрес передбачає: використання лінійного регістра зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра, для генерування псевдовипадкової послідовності бітів, відповідно, до полінома генератора; використання схеми перестановки, яка під час роботи приймає вміст каскадів регістра зсуву для перестановки порядку бітів, присутніх в каскадах регістра, відповідно до коду перестановки, для формування адреси, і повторне генерування адреси, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій один з багатьох режимів роботи дорівнює приблизно вісьмом тисячам піднесучих, і приблизно вісім тисяч піднесучих становлять половину або менше ніж половину максимальної кількості символів піднесучих ОМЧР будь-якого з режимів роботи; задана максимальна дійсна адреса пам'яті та задана кількість піднесучих складає приблизно вісім тисяч; лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра із поліномом генератора для лінійного регістра зсуву із зворотним зв'язком: R'i 11 R'i 1 0 R'i 1 1 R'i 1 4 R'i 1 6, і код перестановки формує із додатковим бітом адресу із тринадцяти бітів, і перемежовування вхідних символів даних як з першого, так і з другого наборів, відповідно до процесу непарного перемежовування передбачає: занесення перших наборів вхідних символів даних в першу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку надходження перших наборів вхідних символів даних; зчитування перших наборів символів вхідних даних із першої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучої перших символів ОМЧР, відповідно, до порядку, який визначається набором адрес; занесення другого набору вхідних символів даних в другу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку надходження других наборів вхідних символів даних, зчитування других наборів вхідних символів даних із другої частини запам'ятовуючого пристрою перемежовувача на сигнали піднесучих других символів ОМЧР, відповідно до порядку, який визначається набором адрес. 20 UA 101144 C2 5 10 15 20 25 30 35 40 45 50 55 36. Спосіб за п. 35, який відрізняється тим, що код перестановки формує адресу Ri n з тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді R n регістра, i відповідно до коду перестановки, визначеного за таблицею: Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 37. Пристрій обробки даних, який під час роботи відображає символи даних, прийняті із заданої кількості сигналів піднесучих символів ортогонального мультиплексування із частотним розділенням ОМЧР у вихідний потік даних, причому задану кількість сигналів піднесучих визначають, відповідно до одного з багатьох режимів роботи, і символи даних розділяють на перші набори символів даних для відображення на перші символи ОМЧР і другі набори символів даних для відображення на другі символи ОМЧР, причому цей пристрій обробки даних містить: блок усунення перемежовування, який під час роботи заносить в запам'ятовуючий пристрій задану кількість символів даних із сигналів піднесучої ОМЧР і зчитує із запам'ятовуючого пристрою символи даних в потік символів вихідних даних для відображення, причому порядок зчитування із запам'ятовуючого пристрою відрізняється від порядку занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого виконують зворотне перемежовування символів даних на сигнали піднесучих ОМЧР; генератор адреси, який під час роботи генерує набір адрес, причому адресу генерують для кожного з прийнятих символів даних, для відображення прийнятого символу даних із сигналу ОМЧР піднесучої у вихідний потік символів, причому цей генератор адреси містить: лінійний регістр зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра, і який під час роботи генерує псевдовипадкову послідовність бітів, відповідно до полінома генератора; схему перестановки, яка під час роботи приймає вміст каскадів регістра зсуву і яка виконує перестановку порядку бітів, присутніх в каскадах регістра, відповідно до коду перестановки, для формування адреси однієї з піднесучих ОМЧР, і модуль керування, який під час роботи, разом із схемою перевірки адрес, повторно генерує адресу, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій один з багатьох режимів роботи забезпечує символи ОМЧР приблизно з вісьмома тисячами піднесучих, які становлять половину або менше, ніж половину від максимальної кількості піднесучих символів ОМЧР, будь-якого з режимів роботи; задана максимальна дійсна адреса пам'яті та задана кількість піднесучих приблизно складає вісім тисяч, лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра із поліномом генератора для лінійного регістра зсуву із зворотним зв'язком: R'i 11 R'i 1 0 R'i 1 1 R'i 1 4 R'i 1 6, і код перестановки формує з додатковим бітом адресу з тринадцяти бітів, і пристрій обробки даних під час роботи усуває перемежовування першого і другого наборів символів даних у вивідний потік даних, відповідно до процесу непарного перемежовування, причому процес непарного перемежовування передбачає: занесення перших наборів символів даних, прийнятих із піднесучих перших символів ОМЧР, в першу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку, який визначається за набором адрес; зчитування перших наборів символів даних із першої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно до порядку надходження перших наборів вхідних символів даних; занесення другого набору символів даних, прийнятих із піднесучих других символів ОМЧР, в другу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку, який визначається за набором адрес, і зчитування других наборів символів даних із другої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно до порядку надходження других наборів вхідних символів даних. 38. Пристрій обробки даних за п. 37, який відрізняється тим, що код перестановки формує адресу Ri n із тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді R n регістра, відповідно до коду перестановки, який визначається за таблицею: i Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 39. Спосіб відображення символів даних, прийнятих із заданої кількості сигналів піднесучих символів ортогонального мультиплексування із частотним розділенням ОМЧР у вихідний потік 21 UA 101144 C2 5 10 15 20 25 30 35 40 45 даних, причому задану кількість сигналів піднесучих визначають відповідно до одного з багатьох режимів роботи, і символи даних включають перші набори символів даних, прийняті з перших символів ОМЧР, і другі набори символів даних, прийняті із других символів ОМЧР, причому даний спосіб передбачає: занесення в запам'ятовуючий пристрій заданої кількості символів даних із сигналів піднесучих ОМЧР; зчитування із запам'ятовуючого пристрою символів даних у вихідний потік символів для виконання відображення, причому зчитування із запам'ятовуючого пристрою виконують в іншому порядку, ніж занесення в запам'ятовуючий пристрій, і цей порядок визначають за набором адрес, внаслідок чого усувають перемежовування символів з сигналів піднесучої ОМЧР; генерування набору адрес, причому адресу генерують для кожного з прийнятих символів, для відображення символу даних, прийнятого від сигналу піднесучої ОМЧР, у вихідний потік символів, де генерування набору адрес передбачає: використання лінійного регістра зсуву із зворотним зв'язком, який включає задану кількість каскадів регістра для генерування псевдовипадкової послідовності бітів, відповідно до полінома генератора; використання схеми перестановки, для прийому вмісту каскадів зсуву регістра і перестановки порядку бітів, які присутні в каскадах регістра, відповідно до порядку перестановки, для формування адреси, і повторне генерування адреси, якщо згенерована адреса перевищує задану максимальну дійсну адресу, в якій задана максимальна дійсна адреса пам'яті та задана кількість піднесучих дорівнює приблизно восьми тисячам; лінійний регістр зсуву із зворотним зв'язком має дванадцять каскадів регістра із поліномом генератора для лінійного регістра зсуву із зворотним зв'язком: R'i 11 R'i 1 0 R'i 1 1 R'i 1 4 R'i 1 6, і код перестановки формує з додатковим бітом адресу із тринадцяти бітів, і режим роботи передбачає приблизно вісім тисяч піднесучих на символ ОМЧР, що складає половину або менше ніж половину максимальної кількості піднесучих в символах ОМЧР в будьякому з режимів роботи, і заносять в запам'ятовуючий пристрій задану кількість символів даних із сигналів піднесучих ОМЧР, і заносять в запам'ятовуючий пристрій символи даних у вихідний потік символів, відповідно до процесу непарного перемежовування, і цей процес непарного перемежовування передбачає: занесення перших наборів символів даних, прийнятих з символів піднесучих перших ОМЧР, в першу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку, який визначається за набором адрес; зчитування перших наборів символів даних із першої частини запам'ятовуючого пристрою перемежовувача, у вихідний потік даних, відповідно до порядку надходження перших наборів вхідних символів даних; занесення другого набору символів даних, прийнятих з піднесучих других символів ОМЧР, в другу частину запам'ятовуючого пристрою перемежовувача, відповідно до порядку, який визначається за набором адрес, і зчитування других наборів символів даних із другої частини запам'ятовуючого пристрою перемежовувача у вихідний потік даних, відповідно до порядку надходження других наборів вхідних символів даних. 40. Спосіб за п. 39, який відрізняється тим, що код перестановки формує адресу Ri n з тринадцяти бітів для і-ого символу даних із біта, присутнього в n-ому каскаді R n регістра, i відповідно до коду перестановки, який визначається за таблицею: Положення бітів R'i 11 10 9 8 7 6 5 4 3 2 1 0 Положення бітів Ri 5 11 3 0 10 8 6 9 2 4 1 7 22 UA 101144 C2 23 UA 101144 C2 24 UA 101144 C2 25 UA 101144 C2 26 UA 101144 C2 Комп’ютерна верстка В. Мацело Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 27
ДивитисяДодаткова інформація
Назва патенту англійськоюData processing apparatus and method
Автори англійськоюTaylor Matthen Paul Athol, Atungsiri Samuel Asanberg, Wilson John Nicholas
Назва патенту російськоюУстройство и способ обработки данных
Автори російськоюТейлор Метью Пол Атол, Атунгсири Семюэль Асанбенг, Уилсон Джон Николас
МПК / Мітки
МПК: H04N 5/44, H04L 1/00, H04N 7/015, H04L 27/26, G06F 12/00, H03M 13/27
Мітки: даних, пристрій, спосіб, обробки
Код посилання
<a href="https://ua.patents.su/29-101144-pristrijj-ta-sposib-obrobki-danikh.html" target="_blank" rel="follow" title="База патентів України">Пристрій та спосіб обробки даних</a>
Пристрій та спосіб обробки даних
Номер патенту: 99256
Опубліковано: 10.08.2012
Автори: Атунгсірі Семюель Асанбенг, Тейлор Метью Пол Атол
МПК: G06F 12/02
Мітки: пристрій, обробки, спосіб, даних
Формула / Реферат:
1. Передавач для передачі даних з використанням ортогонального мультиплексування із частотним розділенням (ОМЧР), причому передавач містить пристрій обробки даних, виконаний із можливістю відображення вхідних символів, призначених для передачі на задану кількість сигналів піднесучої ортогонального мультиплексованого із частотним розділенням (ОМЧР) символу, при цьому даний пристрій обробки даних містить: перемежовувач, виконаний із можливістю...
Пристрій (варіанти) та спосіб (варіанти) обробки даних
Номер патенту: 101143
Опубліковано: 11.03.2013
Автори: Атунгсірі Семюель Асанбенг, Тейлор Метью Пол Атол, Уілсон Джон Ніколас
МПК: G06F 12/02
Мітки: пристрій, спосіб, даних, обробки, варіанти
Формула / Реферат:
1. Передавач, призначений для передачі даних з використанням ортогонального мультиплексування з частотним розділенням (ОМЧР), передавач включає в себе пристрій обробки даних, який під час роботи відображає символи вхідних даних, призначених для передачі на задану кількість сигналів піднесучих ортогонально мультиплексованого з частотним розділенням (ОМЧР) символу, пристрій обробки даних який міститьперемежовувач, який під час роботи...
Пристрій (варіанти) обробки даних і спосіб (варіанти) обробки даних
Номер патенту: 100536
Опубліковано: 10.01.2013
Автори: Ямамото Макіко, Окада Сатосі, Ікегая Рйодзі, Йококава Такасі
МПК: H03M 13/19
Мітки: спосіб, обробки, даних, пристрій, варіанти
Формула / Реферат:
1. Пристрій обробки даних, у якому:коли кодові біти для коду LDPC (код з малою щільністю перевірки на парність), що має довжину коду N бітів, записують у напрямку стовпців засобу збереження для збереження кодових бітів у напрямку рядка й у напрямку стовпця, і m бітів кодових бітів LDPC, зчитаних у напрямку рядка, встановлюють як один символ, і, крім того,задане додатне ціле число представлене як b,згаданий засіб...
Пристрій для шифрування даних в режимі зчеплення блоків даних
Номер патенту: 61270
Опубліковано: 11.07.2011
Автори: Дмитришин Олександр Васильович, Лужецький Володимир Андрійович
МПК: H04L 9/06
Мітки: даних, блоків, пристрій, шифрування, зчеплення, режимі
Формула / Реферат:
Пристрій для шифрування даних в режимі зчеплення блоків даних, що містить оперативно запам'ятовуючий пристрій, сполучений із першим регістром даних, першим суматором за модулем два, що сполучений із криптографічним процесором, сполучений із другим суматором за модулем два, сполучений із оперативно запам'ятовуючим пристроєм, перший пристрій логічного множення, сполучений із першим суматором за модулем два, другий пристрій логічного множення,...
Пристрій для шифрування даних в режимі зчеплення блоків даних
Номер патенту: 61271
Опубліковано: 11.07.2011
Автори: Дмитришин Олександр Васильович, Лужецький Володимир Андрійович
МПК: H04L 9/06
Мітки: блоків, пристрій, режимі, шифрування, даних, зчеплення
Формула / Реферат:
Пристрій для шифрування даних в режимі зчеплення блоків даних, що містить оперативно запам'ятовуючий пристрій, сполучений із першим регістром даних, першим суматором за модулем два, що сполучений із криптографічним процесором, сполучений із другим суматором за модулем два, сполучений із оперативно запам'ятовуючим пристроєм, перший пристрій логічного множення, сполучений із першим суматором за модулем два, другий пристрій логічного множення,...
Попередній патент: Пристрій (варіанти) та спосіб (варіанти) обробки даних
Наступний патент: Пристрій та спосіб обробки даних
Випадковий патент: Матня донного невода