Пристрій контролю обриву фазних обмоток сельсина та лінії зв`язку

Пристрій контролю обриву фазних обмоток сельсина та лінії зв'язку, що містить інтегральний операційний підсилювач, інвертувальний вхід якого сполучений з точкою з'єднання одних виводів трьох підсумовувальних резисторів і одного виводу резистора зворотного зв'язку, інші виводи трьох підсумовувальних резисторів підключені до контрольованого сельсина і лінії зв'язку і до одних виводів баластних резисторів, інші виводи яких під 3 34887 пруги, ви хід тригера є ви ходом пристрою контролю обриву фазних обмоток сельсина та лінії зв'язку. Причинно-наслідковий зв'язок між сукупністю ознак винаходу і технічним результатом полягає в наступному. Завдяки тому, що в пристрій контролю обриву фазних обмоток сельсина та лінії зв'язку введені перший компаратор напруги, вхід якого підключений до вхідної опорної напруги, другий компаратор напруги, вхід якого підключений до виходу інтегрального операційного підсилювача, тригер, інформаційний вхід якого підключений до виходу другого компаратора напруги, вхід запису тригера підключений до виходу першого компаратора напруги, а вихід тригера є виходом пристрою контролю обриву фазних обмоток сельсина та лінії зв'язку, розширюються функціональні можливості пристрою. Електрична схема пристрою контролю обриву фазних обмоток сельсина та лінії зв'язку наведена на Фіг.1. Пристрій контролю обриву фазних обмоток сельсина та лінії зв'язку містить інтегральний операційний підсилювач 1, інвертувальний вхід якого сполучений з точкою з'єднання одних виводів трьох підсумувальних резисторів 2, 3, 4 і одного виводу резистора зворотнього зв'язку 5. Інші виводи трьох підсумувальних резисторів 2, 3, 4 підключені до контрольованого сельсина, до лінії зв'язку, 4 а також до одних виводів баластних резисторів 6, 7, 8, інші виводи яких підключені до загальної шини. Інший вивід резистора зворотнього зв'язку 5 підключений до виходу інтегрального операційного підсилювача 1. Неінвертувальний вхід інтегрального операційного підсилювача 1 з'єднаний з одним виводом резистора балансування 9, інший вивід якого підключений до загальної шини. Вхід компаратора напруги 10 підключений до вхідної опорної напруги. Вхід компаратора напруги 11 підключений до виходу інтегрального операційного підсилювача 1. Інформаційний вхід (D) тригера 12 підключений до виходу компаратора напруги 11, а вхід запису (C) тригера 12 підключений до виходу компаратора напруги 10. Вихід тригера 12 є виходом пристрою контролю обриву фазних обмоток сельсина та лінії зв'язку. Пристрій контролю обриву фазних обмоток сельсина та лінії зв'язку працює таким чином. Сигнали контрольованого сельсина з лінії зв'язку поступають на виводи трьох підсумувальних резисторів 2, 3, 4 і виводи баластних резисторів 6, 7, 8. Баластні резистори 6, 7, 8 є навантажувальними резисторами для сельсина та лінії зв'язку. За відсутності обриву проводів лінії зв'язку та фазних обмоток сельсина напруга в точці з'єднання підсумувальних резисторів 2, З, 4 і резистора зворотнього зв язку 5 дорівнює нулю згідно формули (1): Uc1 + Uc 2 + Uc 3 = Um × sin a + Um × sin( a + 120°) + Um × sin( a + 240°) = 0 де Uc1, Uc2, Uc3 - напруга фазних обмоток сельсина; Um - опорна напруга; a - кут повороту сельсина. На виході інтегрального операційного підсилювача 1 напруга також буде дорівнювати нулю. На виході компаратора напруги 11 і на інформаційному вході тригера 12 буде встановлений рівень логічного нуля. Вхідна опорна напруга поступає на вхід компаратора напруги 10, і з його виходу прямокутні імпульси поступають на вхід запису тригера 12. На виході тригера 12 встановлюється рівень логічного нуля, що свідчить про справний стан проводів лінії зв'язку та фазних обмоток сельсина. При обриві проводів лінії зв'язку або фазних обмоток сельсина напруга в точці з'єднання підсу мувальних резисторів 2, 3, 4 і резистора зворотнього зв'язку 5 не буде дорівнювати нулю згідно формули (1). На ви ході інтегрального операційного підсилювача 1 з'явиться змінна напруга, яка поступає на вхід компаратора напруги 11. З ви ходу компаратора напруги 11 прямокутні імпульси поступають на інформаційний вхід (D) тригера 12. Вхідна опорна напруга поступає на вхід компаратора напруги 10, із його виходу прямокутні імпульси поступають на вхід запису (C) тригера 12. На виході тригера 12 встановлюється рівень логічної одиниці, що свідчить про обрив проводів лінії зв'язку або фазних обмоток сельсина. Таким чином, завдяки введенню схеми контролю розширені функціональні можливості пристрою контролю обриву фазних обмоток сельсина та лінії зв'язку. 5 Комп’ютерна в ерстка І.Скворцов а 34887 6 Підписне Тираж 28 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601