Двотактний симетричний підсилювач струму

Двотактний симетричний підсилювач струму, який містить перше та друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, який відрізняється тим, що у нього введено шістнадцять транзисторів, причому колектори третього і четвертого транзисторів з'єднано з колекторами сьомого та восьмого транзисторів відповідно, бази сьомого та восьмого транзисторів з'єднано з коле U 2 (19) 1 3 нти виконано відповідно на першому і другому відбивачах струму та п'ятому і шостому транзисторах, які мають структуру відповідно до третього і четвертого транзисторів. Бази п'ятого і шостого транзисторів є виходами відповідно першого і другого струмозадаючого елементів, їх колектори з'єднано з шиною нульового потенціалу, а емітери - з виходами відповідно першого і другого відбивачів струму. Входи відбивачів струму з'єднано через двополюсний струмозадаючий елемент. Колектори третього і четвертого транзисторів з'єднано через коло зміщення. Коло зміщення виконано на третьому і четвертому транзисторах в діодному включенні. Виводи кола зміщення підключено до баз сьомого і восьмого транзисторів, які ввімкнено по схемі із загальним колектором. Емітери сьомого і восьмого транзисторів з'єднано, вони є виходом підсилювача. Недоліком пристрою є низький коефіцієнт підсилення та низька швидкодія. За прототип вибрано двотактний симетричний підсилювач струму (Push-pull amplifier with current mirrors for determining the quiescent operating point, United States Patent 3,852,678, Dec.3, 1974), який містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори п'ятого і шостого транзисторів з'єднано з вихідною шиною. Недоліком прототипу є низький коефіцієнт підсилення, що обмежує галузь використання пристрою. В основу корисної моделі поставлено задачу створення двотактного симетричного підсилювача струму, в якому за рахунок введення нових елементів та зв'язків між ними збільшується коефіцієнт підсилення, це розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо. Поставлена задача вирішується тим, що у двотактний симетричний підсилювач струму, який містить перше та друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, другі виводи першого і друго 61272 4 го джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, введено шістнадцять транзисторів, причому колектори третього і четвертого транзисторів з'єднано з колекторами сьомого та восьмого транзисторів відповідно, бази сьомого та восьмого транзисторів з'єднано з колекторами та базами дев'ятого та десятого транзисторів відповідно, а також з колекторами одинадцятого та дванадцятого транзисторів відповідно, емітери одинадцятого та дванадцятого транзисторів об'єднано між собою, бази одинадцятого та дванадцятого транзисторів з'єднано з емітерами п'ятнадцятого та шістнадцятого транзисторів відповідно, а також з колекторами п'ятого та шостого транзисторів, бази п'ятнадцятого та шістнадцятого транзисторів з'єднано з шиною нульового потенціалу, емітери п'ятого та шостого транзисторів з'єднано з колекторами тринадцятого та чотирнадцятого транзисторів відповідно, а також з базами двадцять першого та двадцять другого транзисторів відповідно, бази тринадцятого та чотирнадцятого транзисторів з'єднано з базами та колекторами сімнадцятого та вісімнадцятого транзисторів відповідно, а також з базами та колекторами дев'ятнадцятого та двадцятого транзисторів відповідно, а також з колекторами п'ятнадцятого та шістнадцятого транзисторів відповідно, а також з емітерами двадцять першого та двадцять другого транзисторів відповідно, колектори двадцять першого та двадцять другого транзисторів з'єднано з вихідною шиною, емітери сьомого, дев'ятого, тринадцятого, сімнадцятого та дев'ятнадцятого транзисторів підключено до шини додатного живлення, емітери восьмого, десятого, чотирнадцятого, вісімнадцятого та двадцятого транзисторів підключено до шини від'ємного живлення. На кресленні представлено принципову схему підсилювача постійного струму. Пристрій містить вхідну шину 6, яку з'єднано з емітерами третього 8 і четвертого 9 транзисторів, емітери першого 2 і другого 4 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 3 1, колектори третього 8 і четвертого 9 транзисторів з'єднано з базами п'ятого 16 і шостого 19 транзисторів відповідно, бази третього 8 і четвертого 9 транзисторів з'єднано з базами та колекторами першого 2 і другого 4 транзисторів відповідно, а також з першими виводами першого 1 і другого 5 джерел струму, другі виводи першого 1 і другого 5 джерел струму з'єднано з шинами додатного 27 і від'ємного 29 живлення відповідно, колектори третього 8 і четвертого 9 транзисторів з'єднано з колекторами сьомого 7 та восьмого 10 транзисторів відповідно, бази сьомого 7 та восьмого 10 транзисторів з'єднано з колекторами та базами дев'ятого 11 та десятого 14 транзисторів відповідно, а також з колекторами одинадцятого 12 та дванадцятого 13 транзисторів відповідно, емітери одинадцятого 12 та дванадцятого 13 транзисторів об'єднано між собою, бази одинадцятого 12 та дванадцятого 13 транзисторів з'єднано з емітерами п'ятнадцятого 17 та шістнадцятого 18 транзисторів відповідно, а також з колекторами п'ятого 16 та шостого 19 транзисторів, бази п'ятнадцятого 17 та шістнадцятого 18 транзисторів з'єднано з шиною нульового поте 5 нціалу 32, емітери п'ятого 16 та шостого 19 транзисторів з'єднано з колекторами тринадцятого 15 та чотирнадцятого 20 транзисторів відповідно, а також з базами двадцять першого 24 та двадцять другого 25 транзисторів відповідно, бази тринадцятого 15 та чотирнадцятого 20 транзисторів з'єднано з базами та колекторами сімнадцятого 21 та вісімнадцятого 22 транзисторів відповідно, а також з базами та колекторами дев'ятнадцятого 23 та двадцятого 26 транзисторів відповідно, а також з колекторами п'ятнадцятого 17 та шістнадцятого 18 транзисторів відповідно, а також з емітерами двадцять першого 24 та двадцять другого 25 транзисторів відповідно, колектори двадцять першого 24 та двадцять другого 25 транзисторів з'єднано з вихідною шиною 28, емітери сьомого 7, дев'ятого 11, тринадцятого 15, сімнадцятого 21 та дев'ятнадцятого 23 транзисторів підключено до шини додатного живлення 27, емітери восьмого 10, десятого 14, чотирнадцятого 20, вісімнадцятого 22 та двадцятого 26 транзисторів підключено до шини від'ємного живлення 29. Пристрій працює таким чином. Вхідний сигнал у вигляді струму надходить на вхідну шину 6. Якщо вхідний струм втікає у схему, то четвертий 9 транзистор привідкривається, а третій 8 транзистор призакривається, відповідно шостий 19 транзистор привідкривається, а п'ятий 16 транзистор призакривається, відповідно двадцять другий 25 транзистор привідкривається, а двадцять перший 24 транзистор призакривається. При цьому потенціал точки об'єднання колекторів двадцять першого 24 та двадцять другого 25 транзисторів зменшується і прямує до - Еж. 61272 6 Якщо вхідний струм витікає зі схеми, то четвертий 9 транзистор призакривається, а третій 8 транзистор привідкривається, відповідно шостий 19 транзистор призакривається, а п'ятий 16 транзистор привідкривається, відповідно двадцять другий 25 транзистор призакривається, а двадцять перший 24 транзистор привідкривається. При цьому потенціал точки об'єднання колекторів двадцять першого 24 та двадцять другого 25 транзисторів збільшується і прямує до Еж. Перше 1 і друге 5 джерела струму та перший 2, другий 4, третій 8, четвертий 9 транзистори утворюють схему завдання режиму по постійному струму. Сьомий 7 і дев'ятий 11 та восьмий 10 і десятий 14, а також одинадцятий 12, п'ятнадцятий 17, дванадцятий 13, шістнадцятий 18 транзистори являють собою компенсатори струму які задають режим робочої точки для п'ятого 16 і шостого 19 транзисторів відповідно, які утворюють проміжний каскад з протифазним підсиленням. Тринадцятий 15, сімнадцятий 21, дев'ятнадцятий 23, а також чотирнадцятий 20, вісімнадцятий 22, двадцятий 26 транзистори задають базовий струм для двадцять другого 25 та двадцять першого 24 транзисторів відповідно, і служать для підвищення навантажувальної здатності схеми. Шини додатного 27 і від'ємного 29 живлення, а також шина нульового потенціалу 3 забезпечують потрібний рівень напруги для живлення схеми. Вихідна шина 28 підключається до точки об'єднання колекторів двадцять першого 24 та двадцять другого 25 транзисторів. 7 Комп’ютерна верстка А. Крулевський 61272 8 Підписне Тираж 24 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601