Формувач періодичної послідовності імпульсів з тривалістю, яка визначається тривалістю вхідного управляючого імпульсу

Формувач періодичної послідовності імпульсів з тривалістю, яка визначається тривалістю вхідного управляючого імпульсу, який містить два двійкові лічильники, перший з яких має вхід подачі тактуючих імпульсів, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор 3; два елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора сполучена з інформаційним входом D-тригера, з одним входом першого та другого двовходових елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки U 2 (19) 1 3 імпульсу (патент на корисну модель України № 53542 від 11.10.2010), який містить: два двійкові лічильники, перший з яких має вхід подачі тактуючих імпульсів, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор 3; два елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D – тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора сполучена з інформаційним входом Dтригера, з одним входом першого та другого двовходових елементів І; другий вхід першого елементу І утворює вхід подачі імпульсів зупинки формування імпульсів; вихід першого двовходових елементів І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елементу І, який сполучений з виходом другого елементу АБО, один з входів якого поєднаний з виходом переповнювання першого лічильника, входом інвертора, вихід якого поєднаний з входом дозволу рахування першого лічильника, з одним з входів першого двовходового елементу АБО, вихід якого з'єднаний з входом дозволу синхронного паралельного завантаження першого лічильника; другий вхід другого елемента АБО з'єднано з виходом D-тригера; вихід другого елементу І з'єднаний з входами асинхронної установки лічильників в нульовий стан; тактуючі входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактуючий вхід D-тригера утворює вхід подачі імпульсів запуску. Недолік відомого пристрою - обмежені функціональні можливості. У основу корисної моделі поставлено завдання удосконалення формувача періодичної послідовності імпульсів з тривалістю, яка визначається тривалістю вхідного управляючого імпульсу, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, забезпечити розширення функціональних можливостей. Поставлене завдання вирішується тим, що в формувач періодичної послідовності імпульсів з тривалістю, яка визначається тривалістю вхідного управляючого імпульсу, який містить: два двійкові лічильники, перший з яких має вхід подачі тактуючих імпульсів, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор 3; елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; старт/стопний пристрій, якій містить синхронний D -тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конден 61302 4 сатора сполучена з інформаційним входом Dтригера, з одним входом першого та другого двовходових елементів І; другий вхід першого елементу І утворює вхід подачі імпульсів зупинки формування імпульсів; вихід першого двовходових елементів І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елементу І, який сполучений з виходом другого елементу АБО, один з входів якого поєднаний з виходом переповнювання першого лічильника, входом інвертора, вихід якого поєднаний з входом дозволу рахування першого лічильника, з одним з входів першого двовходового елементу АБО, вихід якого з'єднаний з входом дозволу синхронного паралельного завантаження першого лічильника; другий вхід другого елемента АБО з'єднано з виходом D-тригера; вихід другого елементу І з'єднаний з входами асинхронної установки лічильників в нульовий стан; тактуючі входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактуючий вхід D-тригера утворює вхід подачі імпульсів запуску, відповідно до корисної моделі, введено підсумовувальний лічильник, який має вхід подачі тактуючих імпульсів, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, при цьому, його вхід дозволу режиму рахування з'єднано зі входом подачі управляючих імпульсів, визначаючих тривалість вихідних імпульсів, з тактовим входом Dтригера, з другим входом першого елемента АБО і третім входом другого елемента АБО; виходи другого лічильника з'єднано з відповідними входами завантажування даних першого лічильника. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - розширення області його застосування за рахунок забезпечення можливості формування періодичної послідовності імпульсів, часові параметри яких визначаються тривалістю управляючого імпульсу. На фіг. 1 приведена схема формувача. На фіг. 2 приведений граф переходів формувача, а на фіг. 3 - епюри, що ілюструють роботу формувача для одного варіанту налагодження. Формувач імпульсів містить лічильник 1, який має вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажених даних D0-D3, вхід дозволу режиму рахування Ро, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4, лічильник 2 має вхід подачі тактових імпульсів С, вхід дозволу режиму рахування Ро, вхід асинхронної установки в нульовий стан R; два елементи АБО 4,10; інвертор 3; ланцюжок, що складається з послідовно з'єднаних резистора 5 R1 і конденсатора 6 – С1; стартостопний пристрій, якій містить синхронний D – тригер 7 зі входом асинхронної установки у нульовий стан R, перший і другий двовходові елементи І 8,9, при цьому, загальна точка послідовно сполучених резистора і 5 конденсатора сполучена з інформаційним входом D-тригера 7, з одним входом двовходових елементів І 8,9; вихід двовходових елементів І 8 сполучений з входом R асинхронної установки D-тригера 7 в нульовий стан; другий вхід елементу І 9 сполучений з виходом елементу АБО 10, один з входів якого поєднаний з виходом переповнювання Р4 лічильника 1, входом інвертора 3, вихід якого поєднаний з входом дозволу рахування Ро лічильника 1, з одним з входів двовходового елементу АБО 4, вихід якого з'єднаний з входом дозволу синхронного паралельного завантаження L лічильника 1; другий вхід елементу АБО 4 сполучений з тактовим входом D-тригера 7 з третім входом елементу АБО 10, зі входом дозволу режиму рахування Ро лічильника 2 та входом подачі управляючих імпульсів J, визначаючих тривалість вихідних; входи паралельного завантаження даних D0-D3 лічильника І з'єднаний з відповідними виходами Q0-Q3 лічильника 2; вихід елементу І 9 з'єднаний з входами R асинхронної установки лічильників 1,2 в нульовий стан; тактові входи С лічильників 1,2 сполучені між собою, утворюючи вхід формувача вхід подачі періодичної послідовності імпульсів С з виходу зовнішнього генератора; тактовий вхід Dтригера 7 утворює вхід подачі імпульсів запуску. Формувач, призначений для формування періодичної послідовності імпульсів з тривалістю, яка визначається тривалістю вхідного управляючого імпульсу, тривалість якого кратна періоду безперервної періодичної послідовності імпульсів, що подається на її вхід з виходу кварцового генератора. Наявність ланцюжка R1, С1, підключеного до шини живлячої напруги +Е, при включенні джерела живлення формує рівень логічного 0 на входах елементів 8 та 9, забезпечуючи формування рівня 0 на їх виходах, приєднаних до входів асинхронної установки в нульовий стан D – тригера 7 і лічильників 1,2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення Dтригер 7 і обидва лічильники переходять в нульовий стан, формуючи рівень 0 відповідно на виході Q D - тригера 7 і на виході переповнювання Р4 лічильника 1. Якщо значення імпульсу запуску (Start) рівно 0 на виході елементу 10, приєднаного до входу елементу 9, також рівень логічного 0, що забезпечує рівня 0 на його виході елемента І 9 підтвердження (блокування) нульового стану тригера 7 і лічильників 1,2 і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6. Оскільки режим асинхронної установки лічильників 1,2 в нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елементу 9 (а отже і на його виході) зберігатиметься рівень логічного 0, нульовий стан лічильників 1,2 залишатиметься незмінним. Керуючий імпульс (J=1), який поступає на вхід дозволу режиму рахування Ро лічильника 2, дозволяє режим рахування; на вхід елемента АБО 4, забороняє режим паралельного завантаження L, та на тактовий вхід С D тригера 7, в результаті чого по його фронту D - тригер 7 переходить в одиничний стан, формуючи рівень логічної 1 на виході елементу 10, а отже на вході і виході еле 61302 6 менту І 9, що забезпечує рівень логічної 1 на входах R лічильників 1,2, знімаючи блокування нульового стану лічильників 1,2. Під час вступу першого (після поступления управляющего импульса) і всіх подальших тактуючих імпульсів, вміст лічильника 2 буде зростати на одиницю, а стан лічильника 1 буде залишатися незмінним (рівним 0), до тих пір, поки значення J=1. Як тільки значення управляючого імпульсу стане рівним 0, виникне заборона режиму рахування лічильника 2 і дозвіл режиму паралельного завантаження лічильника 1. Під час вступу наступного тактуючого імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів Qo - Q3, а стан лічильника 2 останеться не змінним. В результаті цього переходу сигнали на виході переповнювання лічильника 1 стане рівними одиниці. Сигнал P 4  1 лічильника 1, що поступив на вхід елемента АБО 4 забороняє паралельне завантаження лічильника 1. Сигнал перенаповнення P 4  1 з виходу лічильника 1 подається через інвертор 3 на його вхід Ро, дозволу рахування. Під час вступу наступного і всіх подальших тактуючих імпульсів, вміст лічильника 1 зменшуватиметься на одиницю, а стан лічильника 2 буде залишатися незмінним до тих пір, поки зміст лічильника 1 не стане рівним 0. Як тільки лічильник 1 перейде в нульовий стан, сигнал на виході переповнювання його Р4 стане рівним нулю, що приведе до формування нульового значення сигналу на виході елемента АБО 4, тобто дозволу режиму завантаження лічильника 1. З надходженням наступного тактуючого імпульсу всі процеси повторюються. Таким чином на виході переповнювання Р4 лічильника 1 формується періодична послідовність імпульсів тривалість яких дорівнює числу тактів, покриваючих одиничним значенням управляючого імпульсу. Тривалість паузи дорівнює періоду тактових імпульсів. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його в нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів задаючого генератора і до стану лічильників, тому найбільш вірогідний випадок, що у момент поступлення його лічильник 1 знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на виході переповнювання Р4 , з'єднаного зі входом елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників 1,2 також буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній 7 61302 послідовності. Зі вступом кожного чергового імпульсу на вхід формувача С відбуватиметься перехід лічильника відповідно до алгоритму до тих пір, поки він не опиниться в нульовому стані, в результаті, на всіх входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 9, що призведе до блокування нульового стану лічильників, а отже, до припинення процесу генерації. Зі вступом наступного керуючого імпульсу всі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце - граф переходів лічильника 2, нижнє кільце - граф Комп’ютерна верстка Д. Шеверун 8 переходів лічильника 1) із загальною вершиною, відповідною нульовому стану лічильників, і епюри, що ілюструють роботу, для варіанту надходження управляючого імпульсу, покриваючого чотири періоду тактових імпульсів. Таким чином можливості формування періодичної послідовності імпульсів, часові параметри яких визначаються тривалістю управляючого імпульсу, а також затримка їх відносно управляючого імпульсу на час, який дорівнює його тривалості, розширює область використання і функціональні можливості формувача, зокрема, формувач можна використовувати в якості перетворююча тривалості в частоту. Підписне Тираж 23 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601