Двотактний симетричний підсилювач постійного струму

Двотактний симетричний підсилювач постійного струму, що містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього та четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, який відрізняється тим, що у нього введено сьомий, восьмий, дев'ятий, десятий, одинадцятий, дванадцятий, тринадцятий, чотирнадцятий, п'ятнадцятий, шістнадцятий, сімнадцятий, вісімнадцятий дев'ятнадцятий, двадцятий, двадцять перший, двадцять другий транзистори, причому емітери першого та другого транзисторів з'єднано з першими виводами першого та другого джерел струму відповідно, бази першого та другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори першого та другого транзисторів з'єднано з шинами від'ємного та додатного живлення відповідно, колектори третього та четвертого транзисторів з'єднано з колекторами сьомого та восьмого транзисторів відповідно, бази сьомого та восьмого U 2 (19) 1 3 другого транзисторів з'єднано, а точка з'єднання є входом підсилювача постійного струму. Третій і четвертий транзистори мають структуру відповідно другого і першого транзисторів, їх колектори є виходами підсилювача постійного струму, а бази третього і четвертого транзисторів з'єднано з колекторами першого і другого транзисторів відповідно. Бази першого і другого транзисторів з'єднано з шиною нульового потенціалу через перший і другий транзистори відповідно у діодному включені та перше і друге джерела струмів, які включено між шинами додатного та від'ємного живлення та базами першого і другого транзисторів відповідно. Перший та другий транзистори у діодному включенні мають структуру першого і другого транзисторів відповідно. Перший та другий струмозадаючі елементи виконано відповідно на першому і другому відбивачах струму та п'ятому і шостому транзисторах, які мають структуру відповідно до третього і четвертого транзисторів. Бази п'ятого і шостого транзисторів є виходами відповідно першого і другого струмозадаючого елементів, їх колектори з'єднано з шиною нульового потенціалу, а емітери - з виходами відповідно першого і другого відбивачів струму. Входи відбивачів струму з'єднано через двополюсний струмозадаючий елемент. Колектори третього і четвертого транзисторів з'єднано через коло зміщення. Коло зміщення виконано на третьому і четвертому транзисторах в діодному включенні. Виводи кола зміщення підключено до баз сьомого і восьмого транзисторів, які ввімкнено по схемі із загальним колектором. Емітери сьомого і восьмого транзисторів з'єднано, вони є виходом підсилювача. Недоліком пристрою є низький коефіцієнт підсилення, що обмежує галузь його використання. За прототип вибрано двотактний симетричний підсилювач постійного струму (Push-pull amplifier with current mirrors for determining the quiescent operating point. United States Patent 3,852,678, Dec.3, 1974), який містить перше і друге джерела струму, резистор зворотного зв'язку, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього та четвертого транзисторів відповідно, а також з першим виводом резистора зворотного зв'язку, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори п'ятого і шостого транзисторів з'єднано з вихідною шиною та другим виводом резистора зворотного зв'язку. Недоліком прототипу є низький коефіцієнт підсилення, що обмежує галузь використання пристрою. 65530 4 В основу корисної моделі поставлено задачу створення двотактного симетричного підсилювача постійного струму, в якому за рахунок введення нових елементів та зв'язків між ними підвищується коефіцієнт підсилення, це розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо. Поставлена задача вирішується тим, що у двотактний симетричний підсилювач постійного струму, який містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього та четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно введено сьомий, восьмий, дев'ятий, десятий, одинадцятий, дванадцятий, тринадцятий, чотирнадцятий, п'ятнадцятий, шістнадцятий, сімнадцятий, вісімнадцятий дев'ятнадцятий, двадцятий, двадцять перший, двадцять другий транзистори, причому емітери першого та другого транзисторів з'єднано з першими виводами першого та другого джерел струму відповідно, бази першого та другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори першого та другого транзисторів з'єднано з шинами від'ємного та додатного живлення відповідно, колектори третього та четвертого транзисторів з'єднано з колекторами сьомого та восьмого транзисторів відповідно, бази сьомого та восьмого транзисторів з'єднано з базами та колекторами дев'ятого та десятого транзисторів відповідно, емітери сьомого та дев'ятого транзисторів, а також емітери восьмого та десятого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори дев'ятого та десятого транзисторів з'єднано з колекторами одинадцятого та дванадцятого транзисторів відповідно, емітери одинадцятого та дванадцятого транзисторів з'єднано між собою, бази одинадцятого та дванадцятого транзисторів з'єднано з колекторами тринадцятого та чотирнадцятого транзисторів відповідно, а також з емітерами п'ятнадцятого та шістнадцятого транзисторів відповідно, бази п'ятнадцятого та шістнадцятого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори п'ятнадцятого та шістнадцятого транзисторів з'єднано з емітерами сімнадцятого та вісімнадцятого транзисторів відповідно, бази дев'ятого та десятого транзисторів з'єднано з базами сімнадцятого та вісімнадцятого транзисторів відповідно, колектори сімнадцятого, вісімнадцятого транзисторів та емітери чотирнадцятого, тринадцятого транзисторів з'єднано з шинами від'ємного та додатного живлення відповідно, бази тринадцятого та чотирнадцятого транзисторів з'єднано з базами п'ятого та шостого транзисторів відповідно, колектори п'ятого і шосто 5 го транзисторів з'єднано з колекторами та базами дев'ятнадцятого та двадцятого транзисторів відповідно, бази дев'ятнадцятого та двадцятого транзисторів з'єднано з базами двадцять першого та двадцять другого транзисторів відповідно, колектори двадцять першого та двадцять другого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, емітери двадцять першого та двадцять другого транзисторів об'єднано та з'єднано з вихідною шиною. На кресленні представлено принципову схему двотактного симетричного підсилювача постійного струму. Пристрій містить перше 1 і друге 5 джерела струму, шини додатного 27 і від'ємного 29 живлення, вхідну 6 і вихідну 28 шини, шину нульового потенціалу 3, двадцять два транзистори, причому вхідну шину 6 з'єднано з емітерами третього 8 та четвертого 9 транзисторів відповідно, колектори третього 8 і четвертого 9 транзисторів з'єднано з базами п'ятого 21 і шостого 24 транзисторів відповідно, бази третього 8 і четвертого 9 транзисторів з'єднано з першими виводами першого 1 і другого 5 джерел струму, другі виводи першого 1 і другого 5 джерел струму та емітери п'ятого 21 і шостого 24 транзисторів з'єднано з шинами додатного 27 і від'ємного 29 живлення відповідно, емітери першого 2 та другого 4 транзисторів з'єднано з першими виводами першого 1 та другого 5 джерел струму відповідно, бази першого 2 та другого 4 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 3, колектори першого 2 та другого 4 транзисторів з'єднано з шинами від'ємного 29 та додатного 27 живлення відповідно, колектори третього 8 та четвертого 9 транзисторів з'єднано з колекторами сьомого 7 та восьмого 10 транзисторів відповідно, бази сьомого 7 та восьмого 10 транзисторів з'єднано з базами та колекторами дев'ятого 11 та десятого 14 транзисторів відповідно, емітери сьомого 7 та дев'ятого 11 транзисторів, а також емітери восьмого 10 та десятого 14 транзисторів з'єднано з шинами додатного 27 і від'ємного 29 живлення відповідно, колектори дев'ятого 11 та десятого 14 транзисторів з'єднано з колекторами одинадцятого 12 та дванадцятого 13 транзисторів відповідно, емітери одинадцятого 12 та дванадцятого 13 транзисторів з'єднано між собою, бази одинадцятого 12 та дванадцятого 13 транзисторів з'єднано з колекторами тринадцятого 15 та чотирнадцятого 18 транзисторів відповідно, а також з емітерами п'ятнадцятого 16 та шістнадцятого 17 транзисторів відповідно, бази п'ятнадцятого 16 та шістнадцятого 17 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 3, колектори п'ятнадцятого 16 та шістнадцятого 17 транзисторів з'єднано з емітерами сімнадцятого 19 та вісімнадцятого 20 транзисторів відповідно, бази дев'ятого 11 та десятого 14 транзисторів з'єднано з базами сімнадцятого 19 та вісімнадцятого 20 транзисторів відповідно, колектори сімнадцятого 19, вісімнад 65530 6 цятого 20 транзисторів та емітери чотирнадцятого 18, тринадцятого 15 транзисторів з'єднано з шинами від'ємного 29 та додатного 27 живлення відповідно, бази тринадцятого 15 та чотирнадцятого 18 транзисторів з'єднано з базами п'ятого 21 та шостого 24 транзисторів відповідно, колектори п'ятого 21 і шостого 24 транзисторів з'єднано з колекторами та базами дев'ятнадцятого 22 та двадцятого 23 транзисторів відповідно, бази дев'ятнадцятого 22 та двадцятого 23 транзисторів з'єднано з базами двадцять першого 25 та двадцять другого 26 транзисторів відповідно, колектори двадцять першого 25 та двадцять другого 26 транзисторів з'єднано з шинами додатного 27 і від'ємного 29 живлення відповідно, емітери двадцять першого 25 та двадцять другого 26 транзисторів об'єднано та з'єднано з вихідною шиною 28. Пристрій працює таким чином. Вхідний сигнал у вигляді струму надходить на вхідну шину 6. Якщо вхідний струм втікає у схему, то четвертий 9 транзистор привідкривається, а третій 8 транзистор призакривається, при цьому чотирнадцятий 18 та шостий 24 транзистори привідкриваються, а тринадцятий 15 та п'ятий 21 транзистори призакриваються. При цьому потенціал точки об'єднання емітерів дев'ятнадцятого 22 та двадцятого 23 транзисторів у діодному вмиканні, а відповідно і потенціал вихідної шини 28, яка підключена до виходу складеного емітерного повторювача на двадцять першому 25 і двадцять другому 26 транзисторах, наближається до -Еж. Якщо вхідний струм витікає зі схеми, то четвертий 9 транзистор призакривається, а третій 8 транзистор привідкривається, при цьому чотирнадцятий 18 та шостий 24 транзистори призакриваються, а тринадцятий 15 та п'ятий 21 транзистори привідкриваються. При цьому потенціал точки об'єднання емітерів дев'ятнадцятого 22 та двадцятого 23 транзисторів у діодному вмиканні, а відповідно і потенціал вихідної шини 28, яка підключена до виходу складеного емітерного повторювача на двадцять першому 25 і двадцять другому 26 транзисторах, наближається до Еж. Перше 1 і друге 5 джерела струму, а також перший 2 та другий 4 транзистори утворюють схему завдання режиму по постійному струму. Одинадцятий 12, дванадцятий 13, п'ятнадцятий 16, шістнадцятий 17 транзистори утворюють двонаправлений відбивач струму, який через відбивачі струму, що побудовані на сьомому 7, восьмому 10, дев'ятому 11, відбивачі струму, що побудовані на сьомому 7, восьмому 10, дев'ятому 11, десятому 14, сімнадцятому 19, вісімнадцятому 20 транзисторах відповідно, завдає базовий струм підсилювальних каскадів на тринадцятому 15, п'ятому 21 і чотирнадцятому 18, шостому 24 транзисторах відповідно. Шини додатного 27 і від'ємного 29 живлення, а також шина нульового потенціалу 3 забезпечують потрібний рівень напруги для живлення схеми. 7 Комп’ютерна верстка А. Рябко 65530 8 Підписне Тираж 23 прим. Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601