Формувач періодичної послідовності імпульсів з перенастроюваною тривалістю, періодом і фіксованою паузою, рівною чотирьом тактам

Формувач періодичної послідовності імпульсів з перенастроюваною тривалістю, періодом і фіксованою паузою, рівною чотирьом тактам, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму лічби, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; перший і другий елементи АБО; при цьому вихід першого елемента АБО з'єднано зі ходом дозволу синхронного паралельного завантаження лічильника; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходових елементів І; вихід U 2 (19) 1 3 Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності імпульсів з перенастроюваною тривалістю, періодом і фіксованою паузою, рівною чотирьом тактам (патент на корисну модель України № 53542, бюл. № 19, 2010), реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму лічби, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; перший і другий елементи АБО; при цьому вихід першого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, з'єднано з виходом другого елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід переповнювання лічильника з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби лічильника; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильника в нульовий стан; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску. Недоліком відомого пристрою є складність структури формувача, яка обумовлена необхідністю використання двох лічильників, а також складність конструкції вхідних пристроїв формувача, технології його виготовлення і, як наслідок, висока вартість, яка обумовлена необхідністю використання двох шин настроювання на заданий режим, в той час як, при використанні відомого пристрою в режимі формування періодичної послідовності імпульсів з перенастроюваною тривалістю, періодом і фіксованою паузою, рівною чотирьом тактам періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, наявність другої шини настроювання необов'язкова. В основу корисної моделі поставлено завдання удосконалення формувача періодичної послідовності імпульсів з перенастроюваною тривалістю, періодом і фіксованою паузою, рівною чотирьом тактам періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, забезпечення спрощення структури та конструкції вхідних пристроїв і, як наслідок, спрощення технології його виготовлення і зменшення вартості. Поставлене завдання вирішується тим, що в формувач періодичної послідовності імпульсів з перенастроюваною тривалістю, періодом і фіксо 62521 4 ваною паузою, рівною чотирьом тактам, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму лічби, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; перший і другий елементи АБО; при цьому вихід першого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений з входом асинхронної установки Dтригера в нульовий стан; другий вхід другого елемента І, з'єднано з виходом другого елемента АБО, один з входів якого поєднаний з виходом Dтригера; вихід переповнювання лічильника з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби лічильника; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильника в нульовий стан; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, відповідно до корисної моделі введено два JKтригера, кожний із яких має по два входи J і K об'єднаних по «І» і вхід асинхронної установки у нульовий стан; при цьому, прямий вихід першого JK-тригера з'єднано зі входом J і K другого JKтригера і зі входом першого двовходового елемента АБО; прямий вихід другого JK-тригера з'єднано з другим входом першого двовходового елемента АБО; вихід першого елемента АБО з'єднано з третім входом другого елемента АБО; перші входи J і K першого JK-тригера з'єднані з рівнем логічної одиниці; другі входи J і K першого та другого JKтригера з'єднані з виходом інвертора; входи асинхронної установки першого і другого JK-тригера з'єднані з виходом другого елемента І; входи завантажування даних лічильника утворюють входи налагодження пристрою на задану тривалість вихідних імпульсів; тактові входи лічильника, першого і другого JK-тригера з'єднані проміж собою, утворюючі вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, конструкції його вхідних пристроїв, технології виготовлення і зниження вартості. На фіг. 1 приведена схема формувача. Формувач періодичної послідовності Імпульсів з перенастроюваною тривалістю, періодом і фіксованої паузою, рівної трьом тактам, містить: ре 5 версивний двійковий лічильник 1, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажувальних даних D0-D3, вхід дозволу режиму лічби Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; інвертор 2; ланцюжок, що складається з послідовно з'єднаних резистора 3 і конденсатора 4; стартостопний пристрій, якій містить синхронний D-тригер 5 з входом асинхронної установки в нульовий стан R, перший і другий двовходові елементи І 6,7; перший і другий елементи АБО 11, 8; два JK-тригера 9, 10, кожний із яких має по два входу J і K об'єднаних по «І» і вхід асинхронної установки у нульовий стан R, при цьому загальна точка послідовно сполучених резистора 3 і конденсатора 4 з'єднана з інформаційним входом D-тригера 5, з одним входом елементів І 6, 7; вихід першого двовходового елемента І 6 сполучений зі входами R асинхронної установки D-тригера 5 в нульовий стан; другий вхід елемента І 6 утворює вхід подачі імпульсів зупинки (Stop) режиму формування вихідної послідовності імпульсів; другий вхід елемента І 7, який сполучений з виходом елемента АБО 8, один з входів якого поєднаний з виходом переповнювання Р4 лічильника 1, входом інвертора 2, вихід якого поєднаний з входом дозволу рахування Р0 лічильника 1, другий вхід елемента АБО 8 сполучений з прямим виходом тригера 5, третій вхід елемента АБО 8 сполучений з виходом елемента АБО 11; вихід якого з'єднано зі входом L дозволу синхронного паралельного завантаження лічильника 1; вихід елемента І 7 з'єднаний зі входами R асинхронної установки в нульовий стан лічильника 1, JK-тригерів 9, 10; прямий вихід JK-тригера 9 з'єднано зі входами J і K тригера 10, і входом елемента АБО 11, прямий вихід JK-тригера 10 з'єднано з другим входом елемента АБО; входи J і K тригера 9 з'єднано з рівнем логічної одиниці; другі входи J і K тригерів 9, 10 з'єднані з виходом інвертора 2; входи завантажування даних D0-D3 лічильника 1 утворюють входи b0-b3 налагодження пристрою на задану тривалість вихідних імпульсів; тактовий вхід (С) D-тригера 5 утворює вхід подачі імпульсів запуску (Start); тактові входи С лічильника 1 і JK-тригерів 9, 10 з'єднані проміж собою, утворюючі вхід формувача - вхід С подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 3 і конденсатора 4, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6 та 7, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 5, лічильника 1, і JK-тригерів 9, 10. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення D-тригер 5, JK-тригери 9, 10 і лічильник 1 переходять в нульовий стан, формуючи рівень логічного нуля на 62521 6 виходах JK-тригерів 9, 10 і на виході переповнювання Р4 лічильників 1, що веде до формування рівня логічного нуля на виходах елементів АБО 11 і АБО 8, вихід якого з'єднаний зі входом елемента І 7, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 5, що забезпечує рівень логічного нуля на входах R асинхронної установки в нульовий стан лічильника 1 і тригерів 9, 10. Оскільки режим асинхронної установки в нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор, доки на вході елемента 7 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника 1 і JK-тригерів 9, 10 залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С D-тригера 5 по його фронту тригер 5 переходить в одиничний стан (Q=l), формуючи рівень логічної 1 на виході елемента АБО 8, а отже на вході та виході елемента І 7, що забезпечує рівень логічної одиниці на входах R лічильника 1 і JK-тригерів 9, 10, знімаючи блокування. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 поступає на вхід інвертора 2 формуючи на його виході, з'єднаного зі входами J і K тригера 9, рівень логічної одиниці, готуючи його до переходу в протилежний стан. Нульове значення сигналу з прямих виходів JK-тригерів 9, 10 формує нульове значення на вході L дозволу синхронного паралельного завантаження лічильник 1, готуючи його до прийому інформації з входів D0-D3, і тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактуючого імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан В=b3b2b1b0, а JK-тригер 9 переходить в одиничний стан, що обумовлює одиничне значення на виході переповнювання Р4 лічильника 1, нульове значення на виході інвертора 2, одиничне значення на виході JK-тригера 9, тобто на входах і на виході елемента АБО 11. Стан JK-тригера 10 залишатися незмінним (рівним 0). В результаті цього переходу дозволяється режим лічби лічильника 1 і забороняється режим переходу JK-тригерів 9, 10. Під час вступу другого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) і всіх подальших тактуючих імпульсів, зміст лічильника 1 зменшуватиметься на одиницю, а стан JK-тригерів 9, 10 залишатися незмінним до тих пор, поки зміст лічильника 1 не стане рівним 0, в результаті чого забороняється режим завантаження та лічби лічильника 1 і дозволяється перехід тригерів 9, 10, і тоді, під час вступу тактового імпульсу С відбувається перехід тригера 9 в нульовий стан, а тригера 10 в одиничний стан, стан лічильника 1 залишатися незмінним (рівним 0). Під час вступу наступного тактового імпульсу JKтригер 9 переходить в одиничний стан, нульовий стан лічильника 1 і одиничний стан JK-тригера 10 залишатися незмінними. Під час вступу наступного тактового імпульсу тригери 9, 10 переходять у нульовий стан, нульовий стан лічильника 1 залиша 7 тися незмінними, тобто формувач повернеться у вихідний стан. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного з вступом імпульсу запуску (Start) на тактовий вхід С тригера 5 і зняттям блокування, під час вступу на вхід С формувача періодичної послідовності Імпульсів з періодом Т на виході переповнювання лічильника 1 генерується періодична послідовність імпульсів з перенастроюваною тривалістю, рівною ВТ, періодом, рівним (В+4)Т і фіксованої паузою, рівної 4Т. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його в нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильника 1 і JK-тригерів 9, 10, тому найбільш вірогідний випадок, що у момент поступлення його хоч би один з них знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на відповідних виходах, з'єднаних з входами елемента АБО 8, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 7. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента І 7, а отже, і на вхо 62521 8 входах R лічильників 1 і JK-тригерів 9, 10 також буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. Зі вступом кожного чергового імпульсу на вхід формувача С відбуватиметься перехід лічильника 1 і JK-тригерів 9, 10 відповідно до алгоритму до тих пір, поки вони не виявляться в нульовому стані, в результаті, на всіх входах елемента АБО 8 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 7, що призведе до блокування нульового стану лічильника 1 і JKтригерів 9, 10, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску всі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце - граф переходів лічильника 1, нижнє кільце - граф переходів JK-тригерів 10, 9) із загальною вершиною, відповідною нульовому стану лічильника 1 і JK-тригерів 10, 9, а на фіг. 3 - епюри, що ілюструють роботу, для варіанту налагодження В=4. На відміну від відомого пристрою наявність тільки одного лічильника і однієї шини настроювання на заданий режим дозволило спростити структуру формувача, конструкцію його вхідних пристроїв, технологію виготовлення і знизити вартість. 9 Комп’ютерна верстка Л.Литвиненко 62521 Підписне 10 Тираж 23 прим. Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601