Формувач двофазної періодичної послідовності імпульсів з перенастроюваною тривалістю

Формувач двофазної періодичної послідовності імпульсів з перенастроюваною тривалістю, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, тривходовий елемент АБО; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходових елементів І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера у нульовий стан; другий вхід першого елемента утворює вхід подачі імпульсів зупинки режиму формування вихідної U 2 (11) 1 3 Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач двофазної періодичної послідовності імпульсів з перенастроюваною тривалістю (патент на корисну модель України № 53542, бюл. №19,2010), який містіть реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, тривходовий елемент АБО; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом Dтригера, з одним входом першого та другого двовходового елемента І; вихід першого двоходового елемента І сполучений зі входом асинхронної установки D-тригера у нульовий стан; другий вхід першого елемента утворює вхід подачі імпульсів зупинки режиму формування вихідної послідовності імпульсів; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом переповнювання лічильника, входом інвертора, вихід якого поєднаний зі входом дозволу режиму лічби лічильника; другий вхід тривходового елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи завантажування даних лічильника утворюють входи налагодження пристрою на задані часові параметри вихідної імпульсної послідовності. Недолік відомого пристрою - обмежені функціональні можливості, а також складність структури формувача, яка обумовлена необхідністю використання двох лічильників, складність конструкції вхідних пристроїв формувача, технології його виготовлення і, як наслідок, висока вартість, обумовлені необхідністю використання двох шин настроювання на заданий режим, в той час як, при використанні відомого пристрою в режимі формування двофазної періодичної послідовності імпульсів наявність другого лічильника і другої шини настроювання необов'язкова. В основу корисної моделі поставлено завдання розширення функціональних можливостей формувача двофазної періодичної послідовності імпульсів з перенастроюваною тривалістю шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, а також спрощення конструкції вхідних пристроїв формувача і, як наслідок, спрощення технології його виготовлення і зменшення вартості. 61848 4 Поставлене завдання вирішується тим, що в формувач двофазної періодичної послідовності імпульсів з перенастроюваною тривалістю, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, тривходовий елемент АБО; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера у нульовий стан; другий вхід першого елемента утворює вхід подачі імпульсів зупинки режиму формування вихідної послідовності імпульсів; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом переповнювання лічильника, входом інвертора, вихід якого поєднаний зі входом дозволу режиму лічби лічильника; другий вхід тривходового елемента АБО сполучений з виходом Dтригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи завантажування даних лічильника утворюють входи налагодження пристрою на задані часові параметри вихідної імпульсної послідовності, відповідно до корисної моделі введено Ж-тригер зі входом асинхронної установки у нульовий стан, третій і четвертий двовходовий елементи І, при цьому, входи J і К JKтригера з'єднано з виходом переповнювання лічильника; прямий вихід JK-тригера з'єднано з першим входом третього елемента І і третім входом тривходового елемента АБО; інверсний вихід JKтригера з'єднано з першим входом четвертого елемента І, другої входи третього і четвертого двовходових елементів І з'єднані з виходом переповнювання лічильника; вхід асинхронної установки JK-тригера з'єднано з виходом другого елемента І; тактові входи лічильника і JK-тригера з'єднані проміж собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; виходи третього і четвертого двовходових елементів І утворюють перший і другий виходи двофазної періодичної послідовності імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - розширення області використання і функціональних можливостей формувача, а також спрощення структури, конструкції його вхідних 5 пристроїв, технології виготовлення і зниження вартості. На фіг. 1 приведена схема формувача. Формувач двофазної періодичної послідовності імпульсів містить реверсивний двійковий лічильник 1, налагоджений на режим віднімання, яких має вхід подачі імпульсів синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажувальних даних D0-D3, вхід дозволу режиму лічби Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; інвертор 2; ланцюжок, що складається з послідовно з'єднаних резистора 3 і конденсатора 4; старт/стопний пристрій, якій містить синхронний D-тригер 5 з входом асинхронної установки в нульовий стан R, перший і другий двох-входові елементи І 6,7; трьох-входовий елемент АБО 8;JK-тригер 9 з входом асинхронної установки у нульовий стан R; при цьому загальна точка послідовно сполучених резистора 3 і конденсатора 4 з'єднана з інформаційним входом Dтригера 5, з одним входом елемента І 6,7; вихід елемента І 6 сполучений з входом R асинхронної установки D-тригера 5 в нульовий стан; другий вхід елемента І 6 утворює вхід подачі імпульсів зупинки (Stop) режиму формування вихідної послідовності імпульсів; другий вхід другого елемента І 7, який сполучений з виходом тривходового елемента АБО 8, один з входів якого поєднаний з виходом переповнювання Р4 лічильника 1, входом інвертора 2, вихід якого поєднаний з входом дозволу лічби Р0 лічильника 1; другий вхід трьохвходового елемента АБО 8 сполучений з виходом Q D-тригера 5; вихід елемента І 7 з'єднаний з входами R асинхронної установки лічильника 1 в нульовий стан; тактовий вхід (С) D-тригера утворює вхід подачі імпульсів запуску (Start); входи завантажування даних Do-D3 лічильника 1 утворюють входи налагодження пристрою b0-b3 на задані часові параметри вихідної імпульсної послідовності; входи J і К тригера 9 з'єднаноз виходом переповнювання лічильника 1; прямий вихід JK -тригера 9 з'єднано з першим входом елемента І 10 і третім входом елемента АБО 8; інверсний вихід JK тригера з'єднано з першим входом елемента I11, другої входи елементів І 10,11 з'єднано з виходом переповнювання Р4 лічильника 1; вхід асинхронної установки R Ж-тригера 9 з'єднано з виходом елемента І 7; тактові входи С лічильника 1 і JKтригера з'єднані проміж собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; елементів І 10,11 утворюють перший (F1) і другий (F2) виходи двофазної периодичної послідовності імпульсів з перенастроюваною тривалістю, кратною періоду тактових імпульсів. Формувач призначений для формування двофазної периодичної послідовності імпульсів з перенастроюваною тривалістю, кратною періоду (Т) тактових імпульсів, обумовленої значенням конфігураційного слова B=b3b2b1b0, що подається на входи паралельного завантаження даних Do-D3 лічильника 1. 61848 6 Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 3 і конденсатора 4, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6 та 7, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 5,JK-тригера 9 і лічильника 1. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення D-тригер 5, лічильника 1 і JK-тригер 9 переходять в нульовий стан, формуючи рівень логічного нуля на виходах (Q, Q1) і на виході переповнювання Р4 лічильників 1, що веде до формування рівня логічного нуля на виході тривходового елемента АБО 8, вихід якого з'єднаний зі входом елемента І 7, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 5, що забезпечує рівень логічного нуля на входах R асинхронної установки в нульовий стан лічильників 1 и Ж-тригера 9. Оскільки режим асинхронної установки в нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 7 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника 1 и тригера 9 залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С D-тригера 5 по його фронту тригер 5 переходить в одиничний стан (Q=1), формуючи рівень логічної 1 на виході елемента АБО 8, а отже на вході та виході елемента І 7, що забезпечує рівень логічної 1 на входах R лічильника 1 і JKтригера 9, знімаючи блокування. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 поступає на його вхід L дозволу синхронного паралельного завантаження, готуючи лічильник 1 до прийому інформації з входів Do-D3, і на вхід інвертора 2, формуючі на його виході, якій з'єднано зі входами J і К тригера 9, рівень логічної одиниці, готуючи його к переходу в протилежний стан. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактуючого імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи Do-D3, тобто лічильник 1 переходить у стан В, JK-тригер 9 переходить в одиничний стан. В результаті цього переходу сигнал на виході переповнювання Р4 лічильника 1, що дорівнює рівню логічної одиниці, при надходженні на вхід дозволу синхронного паралельного завантаження L лічильника 1 і на входи JK-тригер 9 забороняє паралельне завантаження лічильника 1 і перехід JKтригера 9. На вхід дозволу рахування Р0 лічильника 1 сигнал переповнювання Р4 з його виходу подається через інвертор, формуючі нульове значення на вході дозволу рахування лічильника 1, тобто лічильник 1 переходіть в стан рахування, а JK-тригер 9 - в стан сберегання. Під час вступу другого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) і всіх подаль 7 ших тактових імпульсів, вміст лічильника 1 зменшуватиметься на одиницю, а стан JK-тригера 9 залишатися незмінним (рівним 1), до тих пір, поки вміст лічильника 1 не стане рівним 0, що приведе до формування нульового значення на вході дозволу завантаження лічильника 1, а отже і на входах J і К тригера 9. Під час вступу наступного тактового імпульсу лічильник 1 переходить у стан В, a JK-триггер 9 - в нульовий стан. В результаті цього переходу сигнал на виході переповнювання Р4 лічильника 1, що дорівнює рівню логічної одиниці, при надходженні на вхід дозволу синхронного паралельного завантаження L лічильника 1, забороняє паралельне завантаження його, тобто лічильник 1 знову переходіть в стан рахування, a JK-тригер 9 - в стан зберігання. Під час вступу всіх подальших тактуючих імпульсів, вміст лічильника 1 зменшуватиметься на одиницю, а стан JK-тригера 9 залишатися незмінним (рівним 0), до тих пір, поки вміст лічильника 1 не стане рівним 0, тобто формувач повернеться у вихідний стан. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході переповнювання Р4 лічильника 1, генерується періодична послідовність імпульсів часові параметри яких визначаються значенням конфігураційного слова В, при цьому, tи = ВТ, tп = Т. Вихід переповнювання Р4 лічильника 1 з'єднано з першими входами двох-входових елементів І 10,11, а другої входи елементів І 10, І 11 поєднано відповідно з прямим і з інверсним виходами JKтригера 9, що забезпечує формування на виходах елементів І 10,11 двофазної послідовності імпульсів F1,F2, тривалість яких визначається значенням конфігураційного слова В. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його в нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по 61848 8 відношенню до імпульсів заданого генератора і до стану лічильника 1 і JK-тригера 9, тому найбільш вірогідний випадок, що у момент поступлення його хоч би один з них знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на відповідних виходах, з'єднаних з входами елемента АБО 8, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 7. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента І 7, а отже, і на входах R лічильників 1 і JK-тригера 9 також буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. Зі вступом кожного чергового імпульсу на вхід формувача С відбуватиметься перехід лічильника 1 і JK-тригера 9 відповідно до алгоритму до тих пір, поки вони не виявляться в нульовому стані, в результаті, на всіх входах елемента АБО 8 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 7, що призведе до блокування нульового стану JKтригера 9 і лічильника 1, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску всі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з двох кілець (нижнє кільце граф переходів лічильника 1, верхнє кільце - граф переходів JK- тригера 9) із загальною вершиною, відповідною нульовому стану лічильника 1 і JKтригера 9. На фіг. 3 приведено епюри, що ілюструють роботу формувача. На відміну від відомого пристрою формування двофазної послідовності імпульсів тривалість яких визначається значенням конфігураційного слова розширює область використання і функціональні можливості формувача, а наявність тільки одного лічильника і однієї шини настроювання на заданий режим дозволило спростити структуру формувача, конструкцію його вхідних пристроїв, технологію виготовлення і знизити вартість. 9 61848 10 11 Комп’ютерна верстка І. Скворцова 61848 Підписне 12 Тираж 23 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601