Формувач багатофазної послідовності імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю каналів

Формувач багатофазної послідовності імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю каналів, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; двовходовий та тривходовий елементи АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід першого елемента утворює вхід подачі імпульсів зупинки режиму формування вихідної послідовності імпульсів; другий вхід другого елемента І, який сполучений з виходом тривходового U 2 UA 1 3 параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. Авторське свідоцтво СРСР №354544. - Бюлетень винаходів. №30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач багатофазної послідовності імпульсів фіксованої тривалості, рівної трьом тактам, с перенастроюваною кількістю каналів (патент на корисну модель України №53542, бюл. №19, 2010), який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; двоходовий та тривходовий елементи АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двох-входового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід першого елемента утворює вхід подачі імпульсів зупинки режиму формування вихідної послідовності імпульсів; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом переповнювання лічильника і першим входом двоходового елемента АБО, другий вхід трьох-входового елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску. Недоліком відомого пристрою - обмежені функціональні можливості, які обумовлені наявністю тільки одного вихідного каналу. В основу корисної моделі поставлено завдання удосконалення формувача багатофазної послідовності Імпульсів фіксованої тривалості, рівної двом тактам, з перенастроюваною кількістю каналів. Поставлене завдання вирішується тим, що в формувач багатофазної послідовності імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю каналів, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі Імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, 63179 4 вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; двоходовий та тривходовий елементи АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двох-входового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід першого елемента утворює вхід подачі імпульсів зупинки режиму формування вихідної послідовності імпульсів; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом переповнювання лічильника і першим входом двоходового елемента АБО, другий вхід трьох-входового елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, відповідно до корисної моделі введено демультиплексор, два JКтригера зі входами асинхронної установки у нульовий стан; другий двовходовий елемент АБО; при цьому, прямий вихід першого JK-тригера з'єднано зі входом J і К другого JK-тригера і зі входом другого двоходового елемента АБО; прямий вихід другого JK- тригера з'єднано з другим входом другого двоходового елемента АБО; вихід другого двовходового елемента АБО з'єднано з'єднано з другим входом першого двовходового елемента АБО, третім входом тривходового елемента АБО, входом дозволу режиму лічби лічильника і керуючим входом демультиплексора; входи J і К першого JK-тригера з'єднано з рівнем логічної одиниці; вихід першого двовходового елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; входи асинхронної установки першого і другого JK-тригера з'єднані з виходом другого елемента І; входи паралельного завантаження даних утворюють входи налагодження формувача на задану кількість каналів; виходи лічильника з'єднано з відповідними адресними входами демультиплексора; виходи демультиплексора утворюють виходи формувача; тактової входи лічильника, першого і другого JK-тригера з'єднані проміж собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - розширення функціональних можливості формувач. На Фіг.1 приведена схема формувача. Формувач багатофазної послідовності імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю каналів містить реверсивний двійковий лічильник 1, налагоджений на режим віднімання, який має вхід подачі імпульсів 5 синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажувальних даних D0-D3, вхід дозволу режиму рахування Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; ланцюжок, що складається з послідовно з'єднаних резистора 3 і конденсатора 4; синхронної D-тригер 5, зі входом асинхронної установки в нульовий стан R, перший і другий двовходові елементи І 6, 7; два JK-тригера 9, 10 зі входами асинхронної установки у нульовий стан; три елемента АБО 2, 8, 11; демультиплексор 12, при цьому загальна точка послідовно сполучених резистора 3 і конденсатора 4 з'єднана з інформаційним входом D-тригера 5, з одним входом елементів І 6, 7; вихід елемента І 6 сполучений з входом R асинхронної установки Dтригера 5 в нульовий стан; другий вхід елемента І 6 утворює вхід подачі імпульсів зупинки (Stop) режиму формування вихідної послідовності імпульсів; другий вхід елемента І 7, який сполучений з виходом елемента АБО 8, один з входів якого поєднаний з виходом переповнювання Р4 лічильника 1, другий вхід елемента АБО 8 сполучений з виходом Q D-тригера 5; вихід JК-тригера 9 з'єднано зі входом J і К JК-тригера 10 і зі входом елемента АБО 11; прямий вихід JK- тригера 10 з'єднано з другим входом елемента АБО 11; вихід елемента АБО 11 з'єднано з другим входом двовхо-дового елемента АБО 2, третім входом елемента АБО 8, входом дозволу режиму лічби лічильника 1 і керуючим входом Е демультиплексора 12; входи J і К першого JK-тригера з'єднано з рівнем логічної одиниці; вихід елемента АБО 2 з'єднано зі входом L дозволу синхронного паралельного завантаження лічильника 1; входи R асинхронної установки лічильника 1, JK-тригерів 9, 10 з'єднані з виходом елемента І 7; входи D0-D3 паралельного завантаження даних лічильника 1 утворюють входи b3b2b1b0 налагодження формувача на задану кількість каналів; виходи Q0-Q3 лічильника 1 з'єднано з відповідними адресними входами А0-А3 демультиплексора 12; виходи F0-F15 демультиплексора 12 утворюють виходи формувача; тактової входи С лічильника 1, JK-тригера 9 та JK-тригера 10 з'єднані проміж собою, утворюючі вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Формувач призначений для формування багатофазної послідовності імпульсів фіксованої тривалості, рівної двом тактам, з перестроюваною кількістю каналів обумовленої значенням конфігураційного слова B = b3b2b1b0, що подається на входи паралельного завантаження даних D0-D3 лічильника 1. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 3 і конденсатора 4, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6 та 7, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 5, JK-тригерів 9, 10 і лічиль 63179 6 ника 1. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення Dтригер 5, лічильник 1 і JК-тригери 9, 10 переходять в нульовий стан, формуючи рівень логічного нуля на виходах (Q,Q0,Q1) і на виході переповнювання Р4 лічильників 1, що веде до формування рівня логічного нуля на виході елемента АБО 8, який з'єднано зі входом елемента І 7, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 5, що забезпечує рівень логічного нуля на входах R асинхронної установки лічильника 1 і JK-тригерів 9, 10 в нульовий стан. Оскільки режим асинхронної установки в нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 7 (а отже І на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника 1 і JK-тригерів 9, 10 залишатиметься незмінним. Під час вступу iмпульсу запуску (Start) на тактовий вхід С D-тригера 5 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента АБО 8, а отже на вході та виході елемента І 7, що забезпечує рівень логічної одиниці на входах R лічильника 1 і JK-тригерів 9, 10, знімаючи блокування. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 елемента АБО 11 поступають на входи елемента АБО 2, тобто на вхід дозволу синхронного паралельного завантаження L лічильника 1, готуючи лічильник 1 до прийому Інформації з входів D0-D3, а одиничне значення з інверсного виходу JK-тригера 10 поступає на входи J і К JК-тригера 9 готуючи його к переходу в одиничний стан, і тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактуючого імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан В, тригер 9 переходить в одиничний стан, нульовий стан тригера 10 залишатися незмінним. В результаті цього переходу формується одиничне значення сигналу на виході елемента АБО 11 і на і-м виході (Fі) демультиплексора 10 (і=В). Одиничний сигнал з виходу переповнювання Р4 лічильника 1, що поступив на вхід дозволу синхронного паралельного завантаження L лічильника 1, забороняє паралельне завантаження лічильника 1, а з виходу елемента АБО 11, що поступив на вхід дозволу режиму рахування лічильника 1 забороняє режим лічби, тобто лічильник 1 переходить у стан зберігання. Під час вступу другого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактовогого імпульсу вміст лічильника 1 залишатися незмінним (рівним В), тригер 9 переходить у нульовий стан, а тригер 10 переходить в одиничний стан, одиничне значення сигналу на виході елемента АБО 11 і на І-м виході (Fі) демультиплексора 10 (і=В) залишатися незмінним. Під час вступу третього (після закінчення перехідного процесу, пов'язаного із зняттям блоку 7 вання) тактовогого імпульсу вміст лічильника 1 залишатися незмінним (рівним В), тригер 9 переходить в одиничний стан, одиничний стан тригера 10 залишатися незмінним, одиничне значення сигналу на виході елемента АБО 11 і на і-м виході (F;) демультиплексора 10 (і=В) також залишатися незмінним. Під час вступу наступного тактовогого імпульсу вміст лічильника 1 залишатися незмінним (рівним В), тригери 9, 10 переходять в нульовий стан, що приводить до формування нульового значення виході елемента АБО 11, на вході дозволу рахування лічильника 1 і керуючим вході демультиплексора, забороняє одиничне значення сигналу на виходах демультиплексора. Під час вступу наступного тактовогого імпульсу вміст лічильника 1 зменшуватиметься на одиницю, тригер 9 переходить в одиничний стан, нульовий стан тригера 10 залишатися незмінним. В результаті цього переходу формується одиничне значення сигналу на (і-1)-м виході демультиплексора. Надалі процеси повторюються. І як тільки вміст лічильника стане рівним 0, а стан тригера 9 стане рівним 1 на 0-м виході демультиплексора (F0) формується одиничне значення сигналу. І тоді під час вступу наступного тактового імпульсу вміст лічильника 1 залишатися незмінним (рівним 0), одиничний стан тригера 9 залишатися незмінним, тригер 10 переходить в одиничний стан, одиничне значення сигналу на виході елемента АБО 11 і на 0-м виході (F0) демультиплексора 12 залишатися незмінним. Під час вступу наступного тактового імпульсу нульовий стан лічильника 1 залишатися незмінним, а тригери 9, 10 переходять в нульовий стан, що приведе до формування нульового значення виході елемента АБО 11, на вході дозволу рахування лічильника 1 і керуючим вході демультиплексора, забороняє одиничне значення сигналу на виходах демультиплексора, тобто формувач повернеться у вихідний стан. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на (В+1) виходах Fі демультиплексора (починаючі з і=В і закінчуючи і=0) генерується одиночної імпульси фіксованої тривалості, рівної трьом тактам. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпуль 63179 8 су, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує нульовий рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його в нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора, до стану лічильника 1 і JK-тригерів 9, 10, тому найбільш вірогідний випадок, що у момент поступлення імпульсу хоч би один з них знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на відповідних виходах, з'єднаних з входами елемента АБО 8, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 7. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента І 7, а отже, і на вховходах R лічильників 1 і JK-тригерів 9, 10 також буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останніх імпульсів у вихідній послідовності. Зі вступом кожного чергового імпульсу на вхід формувача С відбуватиметься перехід лічильника 1 і JK-тригерів 9, 10 відповідно до алгоритму до тих пір, поки вони не виявляться в нульовому стані, в результаті, на всіх входах елемента АБО 8 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 7, що призведе до блокування нульового стану лічильника і тригера 9, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску всі процеси повторюються. На Фіг.2 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце граф переходів лічильника 1, нижнє кільце - граф переходів JК-тригерів 9, 10) із загальною вершиною, відповідною нульовому стану лічильника 1 і JK-тригерів 9, 10, та епюри, що ілюструють роботу, для варіанту налагодження В=2. На відміну від відомого пристрою формування багатофазної послідовності Імпульсів фіксованої тривалості, рівної двом тактам, з перенастроюваною кількістю каналів, рівною (В+1), розширяє область використання і функціональної можливості формувача. 9 63179 10 11 Комп’ютерна верстка А. Рябко 63179 Підписне 12 Тираж 23 прим. Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601