Двотактний симетричний підсилювач струму

Реферат: Двотактний симетричний підсилювач струму полягає у тому, що перше і друге джерела струму та сімнадцятий, вісімнадцятий, третій, четвертий транзистори утворюють схему задання напруги зміщення на вхідному каскаді. Перший, двадцять четвертий, п'ятнадцятий транзистори та четверте джерело струму відповідно, другий, двадцять третій, шістнадцятий транзистори та третє джерело струму утворюють відбивачі струму. Восьмий, сьомий, десятий та дев'ятий транзистори утворюють компенсатори, а шостий, дванадцятий, одинадцятий та п'ятий транзистори - відбивач струму. Загалом це є вибірковий зворотний зв'язок. Вихідна шина підключається до двотактного підсилювального вихідного каскаду, який побудований на дев'ятнадцятому, двадцять першому, двадцятому, двадцять другому транзисторах. UA 99336 U (54) ДВОТАКТНИЙ СИМЕТРИЧНИЙ ПІДСИЛЮВАЧ СТРУМУ UA 99336 U UA 99336 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і може бути використана в аналоговоцифрових перетворювачах і цифрових вимірювальних приладах. Відомо підсилювач постійного струму (А.с. № 1548841, М.КЛ. H03F 3/26, 1989 р.), який містить перший і другий транзистори, які мають різну структуру. Емітери першого і другого транзисторів з'єднано, а точка з'єднання є входом підсилювача постійного струму. Третій і четвертий транзистори мають структуру відповідно другого і першого транзисторів, їх колектори є виходами підсилювача постійного струму, а бази третього і четвертого транзисторів з'єднано з колекторами першого і другого транзисторів відповідно. Бази першого і другого транзисторів з'єднано з шиною нульового потенціалу через перший і другий транзистори відповідно у діодному включені та перше і друге джерела струмів, які включено між шинами додатного та від'ємного живлення та базами першого і другого транзисторів відповідно. Перший та другий транзистори з діодному включенні мають структуру відповідно до першого і другого транзисторів. Перший та другий струмозадаючі елементи виконано відповідно на першому і другому відбивачах струму та п'ятому і шостому транзисторах, які мають структуру відповідно до третього і четвертого транзисторів. Бази п'ятого і шостого транзисторів є виходами відповідно першого і другого струмозадаючого елементів, їх колектори з'єднано з шиною нульового потенціалу, а емітери - з виходами відповідно першого і другого відбивачів струму. Входи відбивачів струму з'єднано через двополюсний струмозадаючий елемент. Колектори третього і четвертого транзисторів з'єднано через коло зміщення. Коло зміщення виконано на третьому і четвертому транзисторах в діодному включенні. Виводи кола зміщення підключено до баз сьомого і восьмого транзисторів, які ввімкнено по схемі із загальним колектором. Емітери сьомого і восьмого транзисторів з'єднано, вони є виходом підсилювача. Недоліком пристрою є низький коефіцієнт підсилення та низька швидкодія. За прототип вибрано двотактний симетричний підсилювач струму (Патент України № 69740, М.КЛ. Н03К 5/24, опубл. 10.05.2012), який містить два джерела струму, шини додатного і від'ємного живлення, вхідну шини, вихідну шину, шину нульового потенціалу, двадцять транзисторів, причому вхідну шину з'єднано з точкою об'єднання емітерів третього та четвертого транзисторів, емітери першого та другого транзисторів об'єднано, колектори та бази першого і другого транзисторів об'єднано та з'єднано з базами п'ятого та шостого транзисторів, емітери п'ятого та шостого транзисторів об'єднано між собою, бази чотирнадцятого та шістнадцятого транзисторів з'єднано з базами тринадцятого та п'ятнадцятого транзисторів, колектори третього та четвертого транзисторів з'єднано з колекторами восьмого та десятого транзисторів, а також з базами одинадцятого та дванадцятого транзисторів, колектори одинадцятого та дванадцятого транзисторів об'єднано та з'єднано з вихідною шиною, емітери тринадцятого, сьомого, восьмого та одинадцятого транзисторів з'єднано з шиною додатного живлення, емітери п'ятнадцятого, дев'ятого, десятого та дванадцятого транзисторів з'єднано з шиною від'ємного живлення, бази сімнадцятого та вісімнадцятого транзисторів об'єднано між собою та з'єднано з шиною нульового потенціалу, точку об'єднання емітерів п'ятого та шостого транзисторів з'єднано з шиною нульового потенціалу, колектори першого та другого транзисторів з'єднано з емітерами дев'ятнадцятого та двадцятого транзисторів відповідно, колектори п'ятого та шостого транзисторів з'єднано з колекторами чотирнадцятого та шістнадцятого транзисторів, а також базами дев'ятнадцятого та двадцятого транзисторів відповідно, бази та колектори сьомого та дев'ятого транзисторів об'єднано та з'єднано з базами восьмого та десятого транзисторів, а також колекторами дев'ятнадцятого та дев'ятнадцятого та двадцятого транзисторів відповідно, колектори сімнадцятого і вісімнадцятого транзисторів з'єднано з шинами від'ємного і додатного живлення відповідно, емітери сімнадцятого і вісімнадцятого транзисторів з'єднано з першими виводами першого та другого джерел струму, а також з базами третього та четвертого транзисторів відповідно, другі виводи першого та другого джерел струму з'єднано з шинами додатного та від'ємного живлення відповідно, колектор третього транзистора з'єднано з базами чотирнадцятого, тринадцятого та одинадцятого транзисторів, колектор четвертого транзистора з'єднано з базами шістнадцятого, п'ятнадцятого та дванадцятого транзисторів, емітери чотирнадцятого та шістнадцятого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, колектори тринадцятого та п'ятнадцятого транзисторів з'єднано з колекторами одинадцятого та дванадцятого транзисторів відповідно. Недоліком прототипу є неефективний спосіб завдання робочої точки, та вузька смуга пропускання, що обмежує галузь використання пристрою. В основу корисної моделі поставлено задачу створення двотактного симетричного підсилювача струму, в якому за рахунок введення нових елементів та зв'язків між ними покращується спосіб завдання робочої точки, та розширюється смуга пропускання, це 1 UA 99336 U 5 10 15 20 25 30 35 40 45 50 55 60 розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо. Поставлена задача вирішується тим, що у двотактний симетричний підсилювач струму, який містить два джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, двадцять транзисторів, причому вхідну шину з'єднано з точкою об'єднання емітерів третього та четвертого транзисторів, колектори третього та четвертого транзисторів з'єднано з колекторами восьмого та десятого транзисторів, бази сімнадцятого та вісімнадцятого транзисторів об'єднано між собою та з'єднано з шиною нульового потенціалу, бази та колектори сьомого та дев'ятого транзисторів об'єднано та з'єднано з базами восьмого та десятого транзисторів, колектори сімнадцятого і вісімнадцятого транзисторів з'єднано з шинами від'ємного і додатного живлення відповідно, емітери сімнадцятого і вісімнадцятого транзисторів з'єднано з першими виводами першого та другого джерел струму, а також з базами третього та четвертого транзисторів відповідно, емітери восьмого та сьомого транзисторів та другий вивід першого джерела струму з'єднано з шиною додатного живлення відповідно, емітери десятого та дев'ятого транзисторів та другого джерела струму з'єднано з шиною від'ємного живлення, введено чотири транзистори та додаткові два джерела струму, причому бази чотирнадцятого та тринадцятого транзисторів з'єднано з колекторами третього та четвертого транзисторів, колектори сьомого та дев'ятого транзисторів з'єднано з колекторами шостого та п'ятого транзисторів відповідно, емітери шостого та п'ятого транзисторів об'єднано, емітери дванадцятого та одинадцятого транзисторів з'єднано з колекторами чотирнадцятого та тринадцятого транзисторів, а також з базами шостого та п'ятого транзисторів, емітер тринадцятого транзистора з'єднано з базою другого та колектором двадцять третього транзисторів, бази дванадцятого та одинадцятого транзисторів з'єднано з шиною нульового потенціалу, емітер чотирнадцятого транзистора з'єднано з базою першого та колектором двадцять четвертого транзисторів, колектор дванадцятого транзистора з'єднаний в точці об'єднання баз двадцять третього та шістнадцятого транзисторів, колектор одинадцятого транзистора з'єднаний в точці об'єднання баз двадцять четвертого та п'ятнадцятого транзисторів, бази та колектори п'ятнадцятого та шістнадцятого транзисторів об'єднано, емітери другого, двадцять третього, шістнадцятого транзисторів та другий вихід третього джерела струму з'єднано з шиною від'ємного живлення, емітери першого, двадцять четвертого, п'ятнадцятого транзисторів та другий вихід четвертого джерела струму з'єднано з шиною додатного живлення, бази та колектори дев'ятнадцятого та двадцятого транзисторів об'єднано та з'єднано з базами двадцять першого та двадцять другого транзисторів, емітери дев'ятнадцятого та двадцятого транзисторів об'єднані, емітери двадцять першого та двадцять другого транзисторів об'єднані та з'єднані з вихідною шиною, колектори першого та другого транзисторів з'єднані з колекторами дев'ятнадцятого та двадцятого транзисторів, колектори п'ятнадцятого та шістнадцятого транзисторів з'єднано з колекторами двадцять першого та двадцять другого транзисторів, та першими виходами четвертого та третього джерел струму відповідно. На кресленні представлено принципову схему двотактного симетричного підсилювача струму. Пристрій містить вхідну шину, яка з'єднана з точкою об'єднання емітерів третього 8 та четвертого 9 транзисторів, колектори третього 8 та четвертого 9 транзисторів з'єднано з колекторами восьмого 7 та десятого 10 транзисторів, бази сімнадцятого 2 та вісімнадцятого 4 транзисторів об'єднано між собою та з'єднано з шиною нульового потенціалу 3, бази та колектори сьомого 11 та дев'ятого 14 транзисторів об'єднано та з'єднано з базами восьмого 7 та десятого 10 транзисторів, колектори сімнадцятого 2 і вісімнадцятого 4 транзисторів з'єднано з шинами від'ємного 33 і додатного 31 живлення відповідно, емітери сімнадцятого 2 і вісімнадцятого 4 транзисторів з'єднано з першими виводами першого 1 та другого 5 джерел струму, а також з базами третього 8 та четвертого 9 транзисторів відповідно, емітери восьмого 7 та сьомого 11 транзисторів та другий вивід першого 1 джерела струму з'єднано з шиною додатного живлення 31 відповідно, емітери десятого 10 та дев'ятого 14 транзисторів та другого 5 джерела струму з'єднано з шиною від'ємного живлення 33, бази чотирнадцятого 15 та тринадцятого 18 транзисторів з'єднано з колекторами третього 8 та четвертого 9 транзисторів, колектори сьомого 11 та дев'ятого 14 транзисторів з'єднано з колекторами шостого 12 та п'ятого 13 транзисторів відповідно, емітери шостого 12 та п'ятого 13 транзисторів об'єднано, емітери дванадцятого 16 та одинадцятого 17 транзисторів з'єднано з колекторами чотирнадцятого 15 та тринадцятого 18 транзисторів, а також з базами шостого 12 та п'ятого 13 транзисторів, емітер тринадцятого 18 транзистора з'єднано з базою другого 22 та колектором двадцять третього 24 транзисторів, бази дванадцятого 16 та одинадцятого 17 транзисторів з'єднано з шиною 2 UA 99336 U 5 10 15 20 25 30 35 нульового потенціалу 3, емітер чотирнадцятого 15 транзистора з'єднано з базою першого 19 та колектором двадцять четвертого 23 транзисторів, колектор дванадцятого 15 транзистора з'єднаний в точці об'єднання баз двадцять третього 24 та шістнадцятого 28 транзисторів, колектор одинадцятого 28 транзистора з'єднаний в точці об'єднання баз двадцять четвертого 23 та п'ятнадцятого 25 транзисторів, бази та колектори п'ятнадцятого 25 та шістнадцятого 28 транзисторів об'єднано, емітери другого 22, двадцять третього 24, шістнадцятого 28 транзисторів та другий вихід третього 30 джерела струму з'єднано з шиною від'ємного живлення 33, емітери першого 19, двадцять четвертого 23, п'ятнадцятого 25 транзисторів та другий вихід четвертого 29 джерела струму з'єднано з шиною додатного живлення 31, бази та колектори дев'ятнадцятого 20 та двадцятого 21 транзисторів об'єднано та з'єднано з базами двадцять першого 26 та двадцять другого 27 транзисторів, емітери дев'ятнадцятого 20 та двадцятого 21 транзисторів об'єднані, емітери двадцять першого 26 та двадцять другого 27 транзисторів об'єднані та з'єднані з вихідною шиною 32, колектори першого 19 та другого 22 транзисторів з'єднані з колекторами дев'ятнадцятого 20 та двадцятого 21 транзисторів, колектори п'ятнадцятого 25 та шістнадцятого 28 транзисторів з'єднано з колекторами двадцять першого 26 та двадцять другого 27 транзисторів, та першими виходами четвертого 29 та третього 30 джерел струму відповідно. Пристрій працює таким чином. Вхідний сигнал у вигляді струму надходить на вхідну шину 6. Якщо вхідний струм втікає у схему, то четвертий 9 транзистор привідкривається, а третій 8 транзистор призакривається, відповідно тринадцятий 18, другий 22 транзистори при відкриваються, а чотирнадцятий 15 та перший 19 при закриваються. При цьому потенціал на виході прямує до напруги живлення додатного потенціалу. Перше 1 і друге 5 джерела струму та сімнадцятий 2, вісімнадцятий 4, третій 8, четвертий 9 транзистори утворюють схему задання напруги зміщення на вхідному каскаді. Перший 19, двадцять четвертий 23, п'ятнадцятий 25 транзистори та четверте 29 джерело струму відповідно другий 22, двадцять третій 24, шістнадцятий 28 транзистори та третє 30 джерело струму утворюють відбивачі струму. Восьмий 7, сьомий 11, десятий 10 та дев'ятий 14 транзистори утворюють компенсатори, а шостий 12, дванадцятий 16, одинадцятий 17 та п'ятий 13 транзистори - відбивач струму. Загалом це є вибірковий зворотний зв'язок. Шини додатного 31 і від'ємного 33 живлення, а також шини нульового потенціалу 3 забезпечують потрібний рівень напруги для живлення схеми. Вихідна шина 32 підключається до двотактного підсилювального вихідного каскаду який побудований на дев'ятнадцятому 20, двадцять першому 26, двадцятому 21, двадцять другому 27 транзисторах. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 40 45 50 55 60 Двотактний симетричний підсилювач струму, який містить два джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, двадцять транзисторів, причому вхідну шину з'єднано з точкою об'єднання емітерів третього та четвертого транзисторів, колектори третього та четвертого транзисторів з'єднано з колекторами восьмого та десятого транзисторів, бази сімнадцятого та вісімнадцятого транзисторів об'єднано між собою та з'єднано з шиною нульового потенціалу, бази та колектори сьомого та дев'ятого транзисторів об'єднано та з'єднано з базами восьмого та десятого транзисторів, колектори сімнадцятого і вісімнадцятого транзисторів з'єднано з шинами від'ємного і додатного живлення відповідно, емітери сімнадцятого і вісімнадцятого транзисторів з'єднано з першими виводами першого та другого джерел струму, а також з базами третього та четвертого транзисторів відповідно, емітери восьмого та сьомого транзисторів та другий вивід першого джерела струму з'єднано з шиною додатного живлення відповідно, емітери десятого та дев’ятого транзисторів та другого джерела струму з'єднано з шиною від'ємного живлення, який відрізняється тим, що у нього введено чотири транзистори та третє і четверте джерела струму, причому бази чотирнадцятого та тринадцятого транзисторів з'єднано з колекторами третього та четвертого транзисторів, колектори сьомого та дев'ятого транзисторів з'єднано з колекторами шостого та п'ятого транзисторів відповідно, емітери шостого та п'ятого транзисторів об'єднано, емітери дванадцятого та одинадцятого транзисторів з'єднано з колекторами чотирнадцятого та тринадцятого транзисторів, а також з базами шостого та п'ятого транзисторів, емітер тринадцятого транзистора з'єднано з базою другого та колектором двадцять третього транзисторів, бази дванадцятого та одинадцятого транзисторів з'єднано з шиною нульового 3 UA 99336 U 5 10 15 потенціалу, емітер чотирнадцятого транзистора з'єднано з базою першого та колектором двадцять четвертого транзисторів, колектор дванадцятого транзистора з'єднаний в точці об'єднання баз двадцять третього та шістнадцятого транзисторів, колектор одинадцятого транзистора з'єднаний в точці об'єднання баз двадцять четвертого та п'ятнадцятого транзисторів, бази та колектори п'ятнадцятого та шістнадцятого транзисторів об'єднано, емітери другого, двадцять третього, шістнадцятого транзисторів та другий вихід третього джерела струму з'єднано з шиною від'ємного живлення, емітери першого, двадцять четвертого, п'ятнадцятого транзисторів та другий вихід четвертого джерела струму з'єднано з шиною додатного живлення, бази та колектори дев'ятнадцятого та двадцятого транзисторів об'єднано та з'єднано з базами двадцять першого та двадцять другого транзисторів, емітери дев'ятнадцятого та двадцятого транзисторів об'єднані, емітери двадцять першого та двадцять другого транзисторів об'єднані та з'єднані з вихідною шиною, колектори першого та другого транзисторів з'єднані з колекторами дев'ятнадцятого та двадцятого транзисторів, колектори п'ятнадцятого та шістнадцятого транзисторів з'єднано з колекторами двадцять першого та двадцять другого транзисторів, та першими виходами четвертого та третього джерел струму відповідно. Комп’ютерна верстка Л. Ціхановська Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4