Формувач періодичної послідовності фіксованою шпаруватістю, яка дорівнює чотирьом, з програмованою тривалістю імпульсів і затримкою початку формування

Реферат: Формувач періодичної послідовності фіксованою шпаруватістю, яка дорівнює чотирьом, з програмованою тривалістю імпульсів і затримкою початку формування містить: синхронний Dтригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора. Додатково введено: третій елемент І; елемент АБО-НІ; перший і другий синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (лічильник Джонсона) з послідовністю переходів 00-0111-10-00 (0-1-3-2-0). UA 114371 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ ФІКСОВАНОЮ ШПАРУВАТІСТЮ, ЯКА ДОРІВНЮЄ ЧОТИРЬОМ, З ПРОГРАМОВАНОЮ ТРИВАЛІСТЮ ІМПУЛЬСІВ І ЗАТРИМКОЮ ПОЧАТКУ ФОРМУВАННЯ UA 114371 U UA 114371 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності фіксованою шпаруватістю, яка дорівнює чотирьом, з програмованою тривалістю імпульсів і затримкою початку формування. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. №30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Відомі формувачі періодичної послідовності імпульсів з програмованою тривалістю фіксованою шпаруватістю (патенти України на корисну модель 62517, 62519, 62520, 62517, 62522, 62525). Недоліком цих пристроїв є складність структури, технології їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників а також двійкового суматора. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності фіксованою шпаруватістю, яка дорівнює чотирьом, з програмованою тривалістю імпульсів і затримкою початку формування (патент України на корисну модель 61886), що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому вихід переповнювання першого лічильника з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника утворюють входи програмування формувача на задану тривалість вихідних імпульсів. Недолік відомого пристрою - складність структури, технології його виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників, а також двійкового суматора. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності фіксованою шпаруватістю, яка дорівнює чотирьом, з програмованою тривалістю імпульсів і затримкою початку формування, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності фіксованою шпаруватістю, яка дорівнює чотирьом, з програмованою тривалістю імпульсів і затримкою початку формування, що містить синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому вихід переповнювання першого лічильника, з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера 1 UA 114371 U 5 10 15 20 25 30 35 40 45 50 55 60 утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника утворюють входи програмування формувача на задану тривалість вихідних імпульсів, відповідно до корисної моделі, введено третій елемент І; елемент АБО-НІ; перший і другий синхронні DLтригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (лічильник Джонсона) з послідовністю переходів 00-01-11-10-00 (0-1-3-2-0), при цьому прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, інверсний вихід першого DLтригера з'єднано з першим входом третього елемента І, вихід якого, утворюючи вихід формувача, з'єднано з другим входом першого елемента АБО, інверсний вихід другого DLтригера з'єднано зі входом D першого DL-тригера, прямий вихід другого DL-тригера з'єднано з другим входом третього елемента І, вихід інвертора з'єднано з першим входом елемента АБОНІ; вихід елемента АБО-НІ з'єднано зі входами L DL-тригерів; виходи другого, третього і четвертого розрядів лічильника 1 з'єднано зі входами другого елемента АБО, вихід якого з'єднано з другим входом елемента АБО-НІ і входом дозволу синхронного паралельного завантаження першого лічильника. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживаної потужності і зниження вартості. На фіг. 1 приведена принципова схема формувача. Формувач містить: перший реверсивний двійковий лічильник (1), який має вхід подачі імпульсів синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід дозволу режиму рахування Ро, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; синхронний D-тригер (2) зі входом асинхронної установки у нульовий стан; другий лічильник, виконаний на двох синхронних DL-тригерах зі входом асинхронної установки у нульовий стан за схемою лічильника Джонсона на двох DL-тригерах (3, 4), з послідовністю переходів 00-01-11-1000 (0-1-3-2-0); перший (5), другий (6) і третій (7) елементи І; перший (8) і другий (9) елементи АБО; елемент АБО-НІ (10); інвертор (11); ланцюжок, що складається з послідовно з'єднаних резистора (12) і конденсатора (13). Вихід переповнювання першого лічильника з'єднано зі входом інвертора 11, вихід якого з'єднано з першим входом елемента 10. Загальна точка послідовно сполучених резистора 12 і конденсатора 13 з'єднана з інформаційним входом D-тригера 4, зі входами елементів 5,6. Другий вхід елемента 5 утворює вхід подачі імпульсів Stop (зупинки формування вихідних імпульсів). Вихід елемента 5 з'єднано зі входом асинхронної установки D-тригера 4 у нульовий стан. Прямий вихід D-тригера 4 з'єднано з першим входом елемента 8, вихід якого з'єднано з другим входом елемента 6, вихід якого з'єднано зі входами асинхронної установки лічильника 1 і DL-тригерів у нульовий стан. Тактові входи лічильника 1 і DL-тригерів утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід D-тригера утворює вхід подачі імпульсів запуску (Start). Входи D3D2D1D0 паралельного завантаження лічильника 1 утворюють входи b3b2b1b0 програмування формувача на задану тривалість імпульсів. Прямий вихід тригера 3 з'єднано зі входом D тригера 4. Інверсний вихід тригера 3 з'єднано з першим входом елемента 7. Прямий вихід тригера 4 з'єднано з другим входом елемента 7, інверсний вихід тригера 4 з'єднано зі входом D тригера 3. Вихід елемента 7, який утворює вихід формувача (F), з'єднано з другим входом елемента АБО 8. Виходи другого (Q1), третього (Q2) і четвертого (Q3) розрядів лічильника 1 з'єднано зі входами елемента 9, вихід якого з'єднано з першим входом елемента 10 і входом L лічильника 1. Тактовий вхід С тригера 2 утворює вхід запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 12 і конденсатора 13, підключеного до шини живлячої напруги +Е, при включенні джерела живлення, протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 5 та 6, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан лічильника 1 і тригерів 2, 3, 4. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильник 1 переходять у нульовий стан, формуючи рівень логічного нуля на прямих виходах і на виході переповнювання Р4 лічильника 1, на прямих виходах DL тригерів, на виході елемента 9, на вході дозволу синхронного завантаження лічильника 1, одиничне значення на виході інвертора, нульове значення на виході елемента 10 і на виході елемента 7 (на виході формувача), що веде до формування рівня логічного нуля на виході елемента 8, який з'єднаний зі входом елемента 6, що забезпечує 2 UA 114371 U 5 10 15 20 25 30 35 40 45 50 55 60 підтвердження рівня логічного нуля на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 13, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника 1 і DL-тригерів. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 6 (а отже і на його виході) зберігатиметься рівень нуля, нульовий стан лічильника і DL тригерів і нульове значення на виході формувача залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на вхід С тригера 2 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 8, а отже на вході та виході елемента 6, що забезпечує рівень логічної одиниці на входах R лічильника і DLтригерів, знімаючи блокування, у результаті чого лічильник 1 переходить у режим готовності до прийому інформації зі входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3-D0, що веде до формування одиничного значення на виході переповнення лічильника 1, на виході елемента 9, що веде до заборони режиму завантаження і дозволу режиму лічби (віднімання) лічильника 1. Оскільки нульове значення на виході елемента 10 залишилось незмінним, то нульовий стан DLтригерів також не змінився, тобто не змінилося нульове значення на виході елемента 7, тобто на виході формувача. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 зменшуватиметься, а стан DL-тригерів залишиться незмінним, тобто залишиться незмінним нульове значення на прямих виходах DL-тригерів і на виході формувача до тих пір, поки зміст лічильника 1 не стане рівним 0001. У результаті цього переходу на виході елемента 9 і на вході L лічильника 1 формується рівень логічного нуля, а на виході елемента 10 формується рівень логічної одиниці, що веде до переходу лічильника 1 в режим завантаження, а лічильника 2 (DL тригерів) - в режим переходу у наступний стан, і тоді під час вступу наступного тактового імпульсу по його фронту знову відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3-D0, а перший DL-тригер переходить в одиничний стан, що знову веде до заборони режиму завантаження, дозволу режиму лічби (віднімання) лічильника 1 і заборони переходу DL-тригерів. Під час вступу подальших тактових імпульсів процеси аналогічні. Як тільки зміст лічильника стане рівним 0001, у результаті чого на виході елемента 9 і на вході L лічильника 1 формується рівень логічного нуля, а на виході елемента 10 формується рівень логічної одиниці, що веде до переходу лічильника 1 в режим завантаження, а лічильника 2 (DL-тригерів) - в режим переходу у наступний стан, і тоді під час вступу наступного тактового імпульсу по його фронту знову відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3-D0, а другий DL-тригер переходить в одиничний стан, що веде формування одиничного значення на виході елемента 9 (на вході L лічильника 1) і на виході елемента 7, тобто на виході формувача, що знову веде до заборони режиму завантаження, дозволу режиму лічби (віднімання) лічильника 1 і забороні переходу DL-тригерів. Під час вступу подальших тактових імпульсів процеси аналогічні (проілюстровано на графіках переходів - фіг. 2 і на часових діаграмах - фіг. 3). Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході формувача періодичної послідовності фіксованою шпаруватістю, яка дорівнює чотирьом, з програмованою тривалістю імпульсів і затримкою початку формування, які визначаються значенням управляючого слова В-tИ=ВТ. Зупинка процесу формування послідовності імпульсів на виході формувача здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), який формує нульовий рівень сигналу на вході R асинхронної установки D-тригера 2, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників. Якщо у момент вступу першого тактового імпульсу після подачі імпульсу Stop перший і другий DL-тригери знаходитимуться у одиничному стані, який характеризується рівнем логічної одиниці на їх прямих виходах, то на виході формувача, з'єднаного зі входом елемента 8, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 6. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 13, який зарядився при включенні джерела живлення, то на виході елемента 6, і на входах R лічильника і DL-тригерів буде рівень логічної одиниці. Звідси витікає, 3 UA 114371 U 5 10 15 20 що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід DL-тригера 3 в нульовий стан, на виході елемента 8 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента 6, що приведе до переходу і блокування нульового стану лічильника 1 і DL-тригерів, а отже, до припинення процесу генерації. Якщо у момент вступу першого тактового імпульсу після подачі імпульсу Stop стан лічильника Джонсона (DL-тригерів) відрізняється від розглянутого, то при переході тригера 2 у нульовий стан на входах елемента 8 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 6 (на входах установки у нульовий стан лічильника 1 і DL-тригерів), що призведе до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений графік переходів формувача, що складається з трьох кілець (верхнє кільце - графік переходів лічильника 1, нижнє - графік переходів лічильника Джонсона, середнє кільце - значення сигнала на виході формувача) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - часові діаграми, що ілюструють роботу для варіанта програмування В=3, визначаючого параметри вихідної послідовності імпульсів - тривалість імпульсів дорівнює 3Т, тривалість паузи між імпульсами дорівнює 9Т, тривалість затримки початку формування дорівнює 9Т, шпаруватість імпульсів дорівнює чотирьом. На відміну від відомого пристрою заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживаної потужності і зниження вартості. 25 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 30 35 40 45 50 55 Формувач періодичної послідовності фіксованою шпаруватістю, яка дорівнює чотирьом, з програмованою тривалістю імпульсів і затримкою початку формування, що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому вихід переповнювання першого лічильника, з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки Dтригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильників у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника утворюють входи програмування формувача на задану тривалість вихідних імпульсів, який відрізняється тим, що введено: третій елемент І; елемент АБО-НІ; перший і другий синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (лічильник Джонсона) з послідовністю переходів 00-01-11-10-00 (0-1-3-2-0), при цьому прямий вихід першого DL-тригера з'єднано зі входом D другого DLтригера, інверсний вихід першого DL-тригера з'єднано з першим входом третього елемента І, вихід якого, утворюючи вихід формувача, з'єднано з другим входом першого елемента АБО, інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера, прямий вихід другого DL-тригера з'єднано з другим входом третього елемента І, вихід інвертора з'єднано з першим входом елемента АБО-НІ; вихід елемента АБО-НІ з'єднано зі входами L DL-тригерів; виходи другого, третього і четвертого розрядів лічильника 1 з'єднано зі входами другого елемента АБО, вихід якого з'єднано з другим входом елемента АБО-НІ і входом дозволу синхронного паралельного завантаження першого лічильника. 4 UA 114371 U Комп’ютерна верстка О. Гергіль Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5