Двотактний симетричний підсилювач струму

Реферат: Двотактний симетричний підсилювач струму, який містить два джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, тридцять два транзистори та резистор зворотного зв'язку. У нього введено чотири транзистори та чотири джерела струму. UA 117517 U (54) ДВОТАКТНИЙ СИМЕТРИЧНИЙ ПІДСИЛЮВАЧ СТРУМУ UA 117517 U UA 117517 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і може бути використана в аналоговоцифрових перетворювачах і цифрових вимірювальних приладах. Відомо двотактний симетричний підсилювач струму [патент України № 48143, м. кл. H03К 5/22, бюл. № 5, 2010 р.], який містить два джерела струму, резистор зворотного зв'язку, шини додатного та від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, двадцять біполярних транзисторів, причому вхідну шину з'єднано з першим виводом резистора зворотного зв'язку, а також з базами одинадцятого і дванадцятого транзисторів, колектори одинадцятого і дванадцятого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, емітери одинадцятого і дванадцятого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, а також з колекторами дев'ятого і десятого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму відповідно, емітери першого і другого транзисторів з'єднано з емітерами сьомого і восьмого транзисторів відповідно, бази і колектори сьомого і восьмого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, емітери п'ятого, шостого, дев'ятого, десятого, тринадцятого, чотирнадцятого та колектори дев'ятнадцятого і двадцятого транзисторів та другі виводи першого і другого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, бази дев'ятого і десятого транзисторів з'єднано з базами і колекторами тринадцятого і чотирнадцятого транзисторів відповідно, а також з колекторами п'ятнадцятого і шістнадцятого транзисторів відповідно, емітери п'ятнадцятого і шістнадцятого транзисторів об'єднано, бази п'ятнадцятого і шістнадцятого транзисторів з'єднано з базами і колекторами сімнадцятого і вісімнадцятого транзисторів відповідно, а також з колекторами п'ятого і шостого транзисторів відповідно, а також з базами дев'ятнадцятого і двадцятого транзисторів відповідно, емітери сімнадцятого і вісімнадцятого транзисторів об'єднано, емітери дев'ятнадцятого і двадцятого транзисторів об'єднано та з'єднано з другим виводом резистора зворотного зв'язку і вихідною шиною. Недоліком аналога є низькі коефіцієнт підсилення та точність роботи схеми, що обмежує галузь використання пристрою. За прототип вибрано двотактний симетричний підсилювач струму [патент України № 70766, м. кл. H03К 5/22, 2012 p.], який містить вхідну шину, з'єднану з першим виводом резистора зворотного зв'язку, а також з базами одинадцятого і дванадцятого транзисторів, емітери одинадцятого і дванадцятого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, а також з колекторами дев'ятого і десятого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму відповідно, емітери першого і другого транзисторів з'єднано з емітерами сьомого і восьмого транзисторів відповідно, бази сьомого і восьмого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори сьомого і восьмого транзисторів з'єднано з шинами від'ємного і додатного живлення відповідно, а також з другими виводами другого і першого джерел струму, емітери дев'ятого, десятого, тринадцятого, чотирнадцятого, двадцять першого, двадцять другого, двадцять третього, двадцять четвертого, двадцять сьомого, двадцять восьмого, двадцять дев'ятого, тридцятого та колектори дев'ятнадцятого і двадцятого транзисторів та другі виводи першого і другого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, бази дев'ятого і десятого транзисторів з'єднано з базами і колекторами тринадцятого, двадцять першого і чотирнадцятого, двадцять другого транзисторів відповідно, а також з колекторами дванадцятого, п'ятнадцятого і одинадцятого, шістнадцятого транзисторів відповідно, емітери п'ятнадцятого і шістнадцятого транзисторів об'єднано, бази і колектори сімнадцятого і вісімнадцятого транзисторів з'єднано базами дев'ятнадцятого і двадцятого транзисторів відповідно, а також з колекторами тридцять першого і тридцять другого транзисторів відповідно, емітери сімнадцятого і вісімнадцятого транзисторів об'єднано, емітери дев'ятнадцятого і двадцятого транзисторів об'єднано та з'єднано з другим виводом резистора зворотного зв'язку і вихідною шиною, колектори двадцять третього і двадцять четвертого транзисторів з'єднано з базами тридцять першого і тридцять другого транзисторів відповідно, а також з емітерами п'ятого і шостого транзисторів відповідно, бази двадцять третього і двадцять четвертого транзисторів з'єднано з базами та колекторами двадцять сьомого, двадцять дев'ятого і двадцять восьмого, тридцятого транзисторів відповідно, а також з емітерами тридцять першого і тридцять другого транзисторів відповідно, а також з колекторами двадцять шостого і двадцять п'ятого транзисторів відповідно, емітери двадцять п'ятого і двадцять 1 UA 117517 U 5 10 15 20 25 30 35 40 45 50 55 60 шостого транзисторів з'єднано з базами п'ятнадцятого і шістнадцятого транзисторів відповідно, а також з колекторами п'ятого і шостого транзисторів відповідно, бази двадцять п'ятого і двадцять шостого транзисторів об'єднано і з'єднано з шиною нульового потенціалу. Недоліком прототипу є низькі коефіцієнт підсилення та точність роботи, що обмежує галузь використання пристрою. В основу корисної моделі поставлено задачу створення двотактного симетричного підсилювача струму, в якому за рахунок введення нових елементів та зв'язків між ними підвищується коефіцієнт підсилення та точність роботи, що розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо. Поставлена задача вирішується тим, що у двотактний симетричний підсилювач струму, який містить вхідну шину, з'єднану з першим виводом резистора зворотного зв'язку, а також з базами одинадцятого і дванадцятого транзисторів, емітери одинадцятого і дванадцятого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, емітери першого і другого транзисторів з'єднано з емітерами сьомого і восьмого транзисторів відповідно, бази сьомого і восьмого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори сьомого і восьмого транзисторів з'єднано з шинами від'ємного і додатного живлення відповідно, а також з другими виводами другого і першого джерел струму, бази і колектори сімнадцятого і вісімнадцятого транзисторів з'єднано базами дев'ятнадцятого і двадцятого транзисторів відповідно, а також з колекторами тридцять першого і тридцять другого транзисторів відповідно, емітери сімнадцятого і вісімнадцятого транзисторів об'єднано, емітери дев'ятнадцятого і двадцятого транзисторів об'єднано та з'єднано з другим виводом резистора зворотного зв'язку і вихідною шиною, бази двадцять п'ятого і двадцять шостого транзисторів об'єднано і з'єднано з шиною нульового потенціалу, введено чотири транзистори та чотири джерела струму, причому бази першого і третього транзисторів об'єднано та з'єднано з емітером десятого транзистора та колектором третього транзистора, бази другого і четвертого транзисторів об'єднано та з'єднано з емітером дев'ятого транзистора та колектором четвертого транзистора, база десятого транзистора з'єднана з колектором першого транзистора та другим входом першого джерела струму, база дев'ятого транзистора з'єднана з колектором другого транзистора та першим входом другого джерела струму, колектор одинадцятого транзистора з'єднано з базою тридцять четвертого транзистора та колектором двадцять другого транзистора, колектор дванадцятого транзистора з'єднано з базою тридцять третього транзистора та колектором двадцять першого транзистора, бази двадцять першого та тринадцятого транзисторів об'єднано та з'єднано з колектором тринадцятого та емітером тридцять третього транзисторів, бази двадцять другого та чотирнадцятого транзисторів об'єднано та з'єднано з колектором чотирнадцятого та емітером тридцять четвертого транзисторів, колектор десятого транзистора з'єднано з колектором тридцять третього транзистора, другим входом третього джерела струму, колектором п'ятнадцятого та базою п'ятого транзисторів, колектор дев'ятого транзистора з'єднано з колектором тридцять четвертого транзистора, першим входом четвертого джерела струму, колектором шістнадцятого та базою шостого транзисторів, емітер п'ятнадцятого транзистора з'єднано з емітером тридцять п'ятого транзистора, емітер шістнадцятого транзистора з'єднано з емітером тридцять шостого транзистора, бази та емітери тридцять п'ятого та тридцять шостого транзистора об'єднано та з'єднано між собою, бази п'ятнадцятого та двадцять четвертого транзисторів об'єднано та з'єднано з емітером п'ятого та колектором двадцять четвертого транзисторів, бази шістнадцятого та двадцять третього транзисторів об'єднано та з'єднано з колектором двадцять третього та емітером шостого транзисторів, бази двадцять сьомого та двадцять дев'ятого транзисторів об'єднано та з'єднано з колектором п'ятого транзистора, з колектором двадцять дев'ятого, емітером тридцять першого транзисторів та другим входом п'ятого джерела струму, бази двадцять восьмого та тридцятого транзисторів об'єднано та з'єднано з колектором шостого, емітером тридцять другого та колектором тридцятого транзисторів та першим входом шостого джерела струму, колектор двадцять п'ятого транзистора з'єднано з базою тридцять другого та колектором двадцять восьмого транзисторів, колектор двадцять п'ятого транзистора з'єднано з базою тридцять першого та колектором двадцять сьомого транзисторів, емітер двадцять четвертого транзистора з'єднано з емітером двадцять п'ятого, емітер двадцять шостого транзистора з'єднано з емітером двадцять третього транзистора, також емітери двадцять першого, тринадцятого, двадцять сьомого та двадцять дев'ятого транзисторів та перші входи третього і п'ятого джерел струмів підключено до шини додатного живлення, емітери двадцять другого, чотирнадцятого, двадцять восьмого та тридцятого транзисторів та другі входи четвертого і шостого джерел струмів підключено до шини від'ємного живлення. 2 UA 117517 U 5 10 15 20 25 30 35 40 45 50 55 На кресленні представлено принципову схему двотактного симетричного підсилювача струму. Пристрій містить вхідну шину 1, з'єднану з базами одинадцятого 11 і дванадцятого 12 транзисторів, емітери одинадцятого 11 і дванадцятого 12 транзисторів з'єднано з емітерами третього 10 і четвертого 13 транзисторів відповідно, емітери першого 3 і другого 7 транзисторів з'єднано з емітерами сьомого 4 і восьмого 6 транзисторів відповідно, бази сьомого 4 і восьмого 6 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 5, колектори сьомого 4 і восьмого 6 транзисторів з'єднано з шинами від'ємного 47 і додатного 45 живлення відповідно, а також з другими виводами другого 8 і першого 2 джерел струму, бази і колектори сімнадцятого 37 і вісімнадцятого 38 транзисторів з'єднано базами дев'ятнадцятого 43 і двадцятого 44 транзисторів відповідно, а також з колекторами тридцять першого 36 і тридцять другого 39 транзисторів відповідно, емітери сімнадцятого 37 і вісімнадцятого 38 транзисторів об'єднано, емітери дев'ятнадцятого 43 і двадцятого 44 транзисторів об'єднано та з'єднано з другим виводом резистора зворотного зв'язку 48 і вихідною шиною 46, бази двадцять п'ятого 29 і двадцять шостого 30 транзисторів об'єднано і з'єднано з шиною нульового потенціалу 5, бази першого 3 і третього 10 транзисторів об'єднано та з'єднано з емітером десятого 9 транзистора та колектором третього 10 транзистора, бази другого 7 і четвертого 13 транзисторів об'єднано та з'єднано з емітером дев'ятого 14 транзистора та колектором четвертого 13 транзистора, база десятого 9 транзистора з'єднана з колектором першого 3 транзистора та другим входом першого 2 джерела струму, база дев'ятого 14 транзистора з'єднана з колектором другого 7 транзистора та першим входом другого 8 джерела струму, колектор одинадцятого 11 транзистора з'єднано з базою тридцять четвертого 19 транзистора та колектором двадцять другого 16 транзистора, колектор дванадцятого 12 транзистора з'єднано з базою тридцять третього 18 транзистора та колектором двадцять першого 15 транзистора, бази двадцять першого 15 та тринадцятого 17 транзисторів об'єднано та з'єднано з колектором тринадцятого 17 та емітером тридцять третього 18 транзисторів, бази двадцять другого 16 та чотирнадцятого 20 транзисторів об'єднано та з'єднано з колектором чотирнадцятого 20 та емітером тридцять четвертого 19 транзисторів, колектор десятого 9 транзистора з'єднано з колектором тридцять третього 18 транзистора, другим входом третього 21 джерела струму, колектором п'ятнадцятого 22 та базою п'ятого 27 транзисторів, колектор дев'ятого14 транзистора з'єднано з колектором тридцять четвертого 19 транзистора, першим входом четвертого 26 джерела струму, колектором шістнадцятого 25 та базою шостого 32 транзисторів, емітер п'ятнадцятого 22 транзистора з'єднано з емітером тридцять п'ятого 23 транзистора, емітер шістнадцятого 25 транзистора з'єднано з емітером тридцять шостого 24 транзистора, бази та емітери тридцять п'ятого 23 та тридцять шостого 24 транзистора об'єднано та з'єднано між собою, бази п'ятнадцятого 22 та двадцять четвертого 28 транзисторів об'єднано та з'єднано з емітером п'ятого 27 та колектором двадцять четвертого 28 транзисторів, бази шістнадцятого 25 та двадцять третього 31 транзисторів об'єднано та з'єднано з колектором двадцять третього 31 та емітером шостого 32 транзисторів, бази двадцять сьомого 33 та двадцять дев'ятого 35 транзисторів об'єднано та з'єднано з колектором п'ятого 27 транзистора, з колектором двадцять дев'ятого 35, емітером тридцять першого 36 транзисторів та другим входом п'ятого 41 джерела струму, бази двадцять восьмого 34 та тридцятого 40 транзисторів об'єднано та з'єднано з колектором шостого 32, емітером тридцять другого 39 та колектором тридцятого 40 транзисторів та першим входом шостого 42 джерела струму, колектор двадцять п'ятого 29 транзистора з'єднано з базою тридцять другого 39 та колектором двадцять восьмого 34 транзисторів, колектор двадцять п'ятого 29 транзистора з'єднано з базою тридцять першого 36 та колектором двадцять сьомого 33 транзисторів, емітер двадцять четвертого 28 транзистора з'єднано з емітером двадцять п'ятого 29, емітер двадцять шостого 30 транзистора з'єднано з емітером двадцять третього 31 транзистора, також емітери двадцять першого 15, тринадцятого 17, двадцять сьомого 33 та двадцять дев'ятого 35 транзисторів та перші входи третього 21 і п'ятого 41 джерел струмів підключено до шини додатного живлення 45, емітери двадцять другого 16, чотирнадцятого 20, двадцять восьмого 34 та тридцятого 40 транзисторів та другі входи четвертого 26 і шостого 42 джерел струмів підключено до шини від'ємного живлення 47. Пристрій працює таким чином. Вхідний сигнал у вигляді струму надходить на вхідну шину 8. Якщо вхідний струм втікає у схему, то дванадцятий 12 транзистор трохи відкривається, а одинадцятий 11 транзистор трохи закривається, відповідно шостий 32 транзистор трохи відкривається, а п'ятий 27 транзистор трохи закривається. При цьому потенціал точки об'єднання емітерів дев'ятнадцятого 43 і двадцятого 44 транзисторів зменшується і прямує до напруги від'ємного живлення. При цьому 3 UA 117517 U 5 10 15 20 25 вихід пристрою відслідковує, потенціал об'єднання емітерів дев'ятнадцятого 43 і двадцятого 44 біполярних транзисторів і також зменшується та наближається до напруги від'ємного живлення. Якщо вхідний струм витікає зі схеми, то дванадцятий 12 транзистор трохи закривається, а одинадцятий 11 транзистор трохи відкривається, відповідно шостий 32 транзистор трохи закривається, а п'ятий 27 транзистор трохи відкривається. При цьому потенціал точки об'єднання емітерів дев'ятнадцятого 43 і двадцятого 44 транзисторів збільшується і прямує до напруги додатного живлення. При цьому вихід пристрою відслідковує потенціал об'єднання емітерів дев'ятнадцятого 43 і двадцятого 44 біполярних транзисторів і також збільшується та наближається до напруги додатного живлення. Перше 1 джерело струму і перший 2, третій 10, десятий 9 транзистори та друге джерело струму 7 і другий 6, четвертий 13, дев'ятий 14 транзистори утворюють схему завдання режиму постійного струму. Третє джерело струму 21 і тринадцятий 17, двадцять перший 15, тридцять третій 18 транзистори та четверте джерело струму 26 і чотирнадцятий 20, двадцять другий 16, тридцять четвертий 19 транзистори утворюють компенсатори, призначені для збору надлишкового струму з баз транзисторів п'ятого 27 і шостого 32 відповідно. Транзистори п'ятнадцятий 22, шістнадцятий 25, двадцять третій 31, двадцять четвертий 28, двадцять п'ятий 29, двадцять шостий 30, тридцять п'ятий 23 та тридцять шостий 24 утворюють двонаправлений відбивач струму, який служить для забезпечення робочої точки проміжних колекторів побудованих на транзисторах п'ятому 27 і шостому 32. Двотактний вихідний каскад утворений транзисторами сімнадцятим 37, вісімнадцятим 38, дев'ятнадцятим 43 і двадцятим 44. П'яте джерело струму 41 і двадцять сьомий 33, двадцять дев'ятий 35, тридцять перший 36 транзистори та шосте джерело струму 42 і двадцять восьмий 34, тридцятий 40, тридцять другий 39 транзистори утворюють вихідні відбивачі струму, які забезпечують передачу сигналу у двотактний вихідний каскад із проміжних каскадів та забезпечують підвищення точності роботи схеми. Шини додатного 45 і від'ємного 47 живлення, а також шина нульового потенціалу 5 забезпечують потрібний рівень напруги для живлення схеми. 30 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 35 40 45 50 55 60 Двотактний симетричний підсилювач струму, який містить два джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, тридцять два транзистори та резистор зворотного зв'язку, причому вхідну шину з'єднано з першим виводом резистора зворотного зв'язку, а також з базами одинадцятого і дванадцятого транзисторів, емітери одинадцятого і дванадцятого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, емітери першого і другого транзисторів з'єднано з емітерами сьомого і восьмого транзисторів відповідно, бази сьомого і восьмого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори сьомого і восьмого транзисторів з'єднано з шинами від'ємного і додатного живлення відповідно, а також з другими виводами другого і першого джерел струму, бази і колектори сімнадцятого і вісімнадцятого транзисторів з'єднано базами дев'ятнадцятого і двадцятого транзисторів відповідно, а також з колекторами тридцять першого і тридцять другого транзисторів відповідно, емітери сімнадцятого і вісімнадцятого транзисторів об'єднано, емітери дев'ятнадцятого і двадцятого транзисторів об'єднано та з'єднано з другим виводом резистора зворотного зв'язку і вихідною шиною, бази двадцять п'ятого і двадцять шостого транзисторів об'єднано і з'єднано з шиною нульового потенціалу, який відрізняється тим, що у нього введено чотири транзистори та чотири джерела струму, причому бази першого і третього транзисторів об'єднано та з'єднано з емітером десятого транзистора та колектором третього транзистора, бази другого і четвертого транзисторів об'єднано та з'єднано з емітером дев'ятого транзистора та колектором четвертого транзистора, база десятого транзистора з'єднана з колектором першого транзистора та другим входом першого джерела струму, база дев'ятого транзистора з'єднана з колектором другого транзистора та першим входом другого джерела струму, колектор одинадцятого транзистора з'єднано з базою тридцять четвертого транзистора та колектором двадцять другого транзистора, колектор дванадцятого транзистора з'єднано з базою тридцять третього транзистора та колектором двадцять першого транзистора, бази двадцять першого та тринадцятого транзисторів об'єднано та з'єднано з колектором тринадцятого та емітером тридцять третього транзисторів, бази двадцять другого та чотирнадцятого транзисторів об'єднано та з'єднано з колектором чотирнадцятого та емітером тридцять четвертого транзисторів, колектор десятого транзистора з'єднано з колектором 4 UA 117517 U 5 10 15 20 тридцять третього транзистора, другим входом третього джерела струму, колектором п'ятнадцятого та базою п'ятого транзисторів, колектор дев'ятого транзистора з'єднано з колектором тридцять четвертого транзистора, першим входом четвертого джерела струму, колектором шістнадцятого та базою шостого транзисторів, емітер п'ятнадцятого транзистора з'єднано з емітером тридцять п'ятого транзистора, емітер шістнадцятого транзистора з'єднано з емітером тридцять шостого транзистора, бази та емітери тридцять п'ятого та тридцять шостого транзистора об'єднано та з'єднано між собою, бази п'ятнадцятого та двадцять четвертого транзисторів об'єднано та з'єднано з емітером п'ятого та колектором двадцять четвертого транзисторів, бази шістнадцятого та двадцять третього транзисторів об'єднано та з'єднано з колектором двадцять третього та емітером шостого транзисторів, бази двадцять сьомого та двадцять дев'ятого транзисторів об'єднано та з'єднано з колектором п'ятого транзистора, з колектором двадцять дев'ятого, емітером тридцять першого транзисторів та другим входом п'ятого джерела струму, бази двадцять восьмого та тридцятого транзисторів об'єднано та з'єднано з колектором шостого, емітером тридцять другого та колектором тридцятого транзисторів та першим входом шостого джерела струму, колектор двадцять п'ятого транзистора з'єднано з базою тридцять другого та колектором двадцять восьмого транзисторів, колектор двадцять п'ятого транзистора з'єднано з базою тридцять першого та колектором двадцять сьомого транзисторів, емітер двадцять четвертого транзистора з'єднано з емітером двадцять п'ятого, емітер двадцять шостого транзистора з'єднано з емітеромдвадцять третього транзистора, також емітери двадцять першого, тринадцятого, двадцять сьомого та двадцять дев'ятого транзисторів та перші входи третього і п'ятого джерел струмів підключено до шини додатного живлення, емітери двадцять другого, чотирнадцятого, двадцять восьмого та тридцятого транзисторів та другі входи четвертого і шостого джерел струмів підключено до шини від'ємного живлення. Комп’ютерна верстка А. Крижанівський Міністерство економічного розвитку і торгівлі України, вул. М. Грушевського, 12/2, м. Київ, 01008, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5