Спосіб ідентифікації логічного стану логічної схеми

Спосіб ідентифікації логічного стану логічної схеми з множиною вузлових точок, кожна з яких має двійковий стан або «одиниці» або «нуля», причому кожна множина можливих однозначних логічних станів визначається ВІДПОВІДНИМ набором двійкових значень вузлової точки, який відрізняється тим, що присвоюють однозначне двійкове розрядне значення кожній вузловій точці, підсумовують десяткове значення, що відповідає присвоєному двійковому значенню кожної вузлової точки, порівнюють підсумоване десяткове значення логічного стану з набором десяткових значень, що визначають множину однозначних логічних станів для логічної схеми, і ідентифікують незбіжний логічний стан, якщо підсумоване десяткове значення не належить одному з набору десяткових значень, що визначають множину однозначних логічних станів Об'єкт даної заявки розкритий у попередній заявці №60/020,115, що розглядається одночасно з нею, того ж заявника США №60/020,115, яка була подана 20 червня 1996 року і за якою витребуваний пріоритет даної заявки Винахід відноситься в основному до автоматичних самотестувальних систем, які розглядаються як частина промислових систем управління, наприклад, атомних електростанцій, що включають автоматичне тестування системи контролю безпеки, використовуючої ланцюги мультисенсорного багатоканального резервного моніторингу та управління Промислові системи управління, що включають системи управління технологічними процесами, часто повинні містити резервні шляхи поточного контролю (моніторингу) та управління, які забезпечують надійність роботи систем Відоме використання цілого ряду датчиків для зчитування одного параметра і обробки вихідного сигналу ряду датчиків по автономних каналах обробки даних з тим, щоб вихідний сигнал з кожного каналу надходив у комбінаційну логічну матрицю, яка, у свою чергу, виробляла вихідний репрезентативний сигнал різних каналів обробки Хоча "вбудоване" резервування і забезпечує більш високий рівень надійності функціонування, однак різні резервні канали і використовувані в них ЛОГІЧНІ схеми самі по собі є потенційним джерелом появи помилок В атомній енергетиці звичайно використовують декілька рівнів резервування для гарантії достовірності конкретного виміру На атомних електростанціях автономні системи безпеки функціонування і аварійного зупинення призначені для моніторингу роботи станції та аналізу численних параметрів, що-відносяться до безпеки Якщо один або декілька виміряних параметрів вкажуть на наявність небезпечної ситуації, система аварійного зупинення і/або забезпечення безпеки функціонування може автоматично виробити відповідну коригувальну дію Важливо, щоб ці системи управління О (О 5 ю ю 55416 стосовних до нього схем, пропускаючи через них тестовий струм Кожний процесор уводить свою відповідну функцію таким чином, що вона чергується з функцією іншого процесора Охоронний документ ЕР О 220 900 описує пристрій, у якому тестовий сигнал використовують замість сигналу датчика і оцінюють сигналВІДПОВІДЬ на надісланий тестовий сигнал В описі до патенту US 4, 989, 130 подана система визначення та зберігання інформації про достовірний стан окремих блоків багато блокової системи Кожний окремий блок зберігає дані про статус щодо самого себе та щонайменше ще для одного блока системи В описі до патенту US З, 898, 631 розкритий пристрій, для індикації числа байтів пам'яті у запам'ятовуючому пристрої, зокрема для випадків, коли запам'ятовуючий пристрій був перевстановлений В основу винаходу поставлено завдання створити удосконалену автоматичну систему тестування для зчитування та обробки даних про вимірюваний параметр Ще однією метою даного винаходу є також створення удосконаленої автоматичної самотесту вальної системи, а також способу зчитування вимірюваного параметра, при якому в процесі тестування всі необхідні схеми, залишаються в робочому стані Ще однією метою даного винаходу є створення схеми, за допомогою якої можна ефективно оцінювати функціональну достовірність різних логічних станів схем зчитування параметра З урахуванням зазначених, а також інших цілей даного винаходу ВІДПОВІДНО ДО даного винаходу пропонується автоматична самотестувальна система, яка добре поєднується з промисловими системами управління, включаючи атомні електростанції, в яких повинна бути забезпечена висока надійність роботи, а Сигнал пошуку внутрішньоканальної помилки функціональні неполадки швидко ідентифіковані досі адресувався шляхом порівняння вихідного сигналу всіх резервних каналів і формування У системі, в якій параметр зчитується великим вихідного сигналу, що заснований на довільно числом автономних каналів обробки даних, кожний обраному алгоритмі мажоритарної вибірки канал обладнаний паралельними резервними Наприклад, прості пристрої комбінаційної логіки, подканалами обробки даних, при цьому кожний із такі, як елементи І та елементи АБО, під каналів може бути послідовно вбудований у використовуються для реалізації алгоритму канал обробки при нормальній роботі або мажоритарної вибірки У ЛОГІЧНІЙ схемі "два з відключений від нього при тестуванні Підканал чотирьох" два і більше з чотирьох автономних відключений від каналу обробки сигналу, потім каналів обробки даних датчиків повинні бути піддається функціональному тестуванню або узгоджені між собою раніш, ніж логічна схема збігу тестуванням за допомогою тестового процесора з виробить вихідний сигнал, що несе інформацію програмним управлінням, який передає заданий про конкретний стан тестовий сигнал у тестований підканал обробки даних одночасно з моніторингом вихідного В існуючому рівні техніки є описання сигналу, або сигналів для знаходження інтегрального тестування резервного каналу аномального стану Тестовий процесор періодично обробки даних та шляхи оцінки робочого стану та у певній ПОСЛІДОВНОСТІ тестує кожний із комплексних систем Наприклад, у GB 2 183 411 і підканалів Крім того, кінцеві контрольні ЛОГІЧНІ 'Е/Р 0 220 900 описане тестування електронних стани різних каналів обробки даних перетворюють систем, а в US 4, 989, 130 і US 3, 898, 631 подана у десяткове значення, яке порівнюється тестовим оцінка функціонального стану систем процесором із множиною контрольних значень В охоронному документі Великобританії GB 2 Десяткове значення, що не відповідає 183 411, описана система безпеки з плавким контрольному значенню, вказує на наявність запобіжником, в якій перший і другий перехресне несправності зв'язані процесори можуть автономно розплавляти плавкий запобіжник у випадку заздалегідь У більш прийнятному прикладі здійснення встановленої помилки, а також перевіряти винаходу параметр зчитується за допомогою електричну ЦІЛІСНІСТЬ плавкого запобіжника і множини датчиків і каналів або маршрутів обробки безпекою, ВІДОМІ як системи захисту електростанції, були надійними в роботі, а всі виміряні і зчитані параметри - достовірними У контексті систем захисту атомної електростанції очевидним є необхідність виміру великого числа параметрів, пов'язаних з роботою електростанції Такими параметрами є, наприклад, температура, тиск, швидкість потоків (витрата), ЩІЛЬНІСТЬ потужності, ЩІЛЬНІСТЬ потоку нейтронів, рівні рідкого середовища і т п Іншими функціями системи захисту станції є моніторинг стану різноманітних компонентів (обладнання), включаючи вентилі, насоси, електродвигуни, контрольні прилади і генератори/ Крім того, система захисту станції при певних заданих режимах може здійснити відключення реактора (RT), а саме швидке контрольоване і безпечне зупинення реактора У герметичному водяному реакторі для запобігання виникненню критичного режиму аварійне зупинення часто здійснюють зануренням уповільнювальних управляючих стержнів у сердечник реактора Досвід використання резервних датчиків і ВІДПОВІДНИХ схем (каналів) обробки даних добре відомий Звичайно для контролю будь-якого заданого параметра станції або стану будь-якого компонента можуть бути використані три або чотири ідентичних датчики, при цьому кожний вихідний сигнал з кожного датчика надходить в автономний канал обробки даних Хоча використання множинних датчиків і каналів і збільшує достовірність виміряної величини параметра, однак зростаюче число технічних засобів збільшує також і ймовірність того, що один з резервних каналів внесе внутрішньоканальну помилку, яка може призвести до того, що його вихідний сигнал буде суперечити сигналам інших каналів 55416 описаною нижче схемою Як показано на фіг 1 ліворуч, маршрут обробки сигналу 100А включає датчик 102А, аналого-цифровий перетворювач (АЦП) 104А, бістабільний компаратор 106А, логічний пристрій збігу 108А, логічний пристрій ініціювання відключення 110А, логічний пристрій відключення 112А Бістабільний компаратор 106А виробляє ВИХІДНІ сигнали В, С, і D, надсилаючи їх у ЛОГІЧНІ пристрої збігу 108В, 108С і 108D інших каналів обробки даних, при цьому на вхід логічного пристрою збігу 108А надходять сигнали В, С і D від бістабільних компараторів 108В, 108С і 108D інших каналів обробки сигналу 5 Датчик 102А призначений для виміру параметра, наприклад, температури, тиску, ЩІЛЬНОСТІ потоку, напруги, струму, зміщення положення і т п Вихідний сигнал датчика 102 можуть піддати деяким перетворенням, необхідним при його формуванні (наприклад, посиленню, масштабуванню, фільтрації і т п), а потім надіслати в аналого-цифровий перетворювач 104А для перетворення у багаторозрядне цифрове значення У тих Крім того, різним вузловим точкам системи, випадках, коли датчик 102А забезпечує прямий що мають двоїнні одиничні або нульові значення, цифровий вихід, наприклад, у випадку присвоюються унікальні двоїнні розрядні значення використання певних шифраторів оптичного Стан комбінаторної логіки системи визначається перетворювача і шифраторів ЛІНІЙНОГО зміщення, арифметичним складанням розрядів двошного даний цифровий вихідний сигнал може бути числа з величинами, що дозволяють одержати надісланий від датчика 102А безпосередньо у десяткове значення, яке, у свою чергу, бістабільний компаратор 106А, як показано порівнюється з множиною десяткових значень, що пунктирною ЛІНІЄЮ ліворуч від каналу обробки відповідають кінцевій множині контрольних станів даних 100А на фіг 1 системи Таким чином, поява десяткового значення, яке не є членом множини десяткових Якщо датчиком 102А є датчик аналогового значень для всіх контрольних станів логічної типу, аналого-цифровий перетворювач 104А схеми, вказує на наявність відмови переводить значення аналогового сигналу, що надходить від датчика 102А, у цифровий сигнал, ВІДПОВІДНО ДО даного винаходу пропонується який потім передається у бістабільний компаратор автоматична самотестувальна система для 106А У бістабільному компараторі 106А виміряне перевірки роботи як каналу обробки даних, так і значення порівнюється із заздалегідь достовірності різних логічних станів у системах встановленим заданим значенням, що зчитування параметра, зокрема у системах зберігається у пам'яті У певних перехідних зчитування параметра, використовуючих резервні режимах ця величина може бути фіксованою чи канали обробки даних статичною або ж плаваючою чи перемінною Інші ЦІЛІ даного винаходу, а також галузі його (наприклад, при запуску) При встановленні, який використання стануть очевидними з наведеного із параметрів перевищує межу (або ж знаходиться нижче докладного опису конкретних прикладів у заданому діапазоні), бістабільний компаратор його здійснення з посиланнями на креслення, на 106А формує сигнал індикації відключення, який яких подається безпосередньо на логічний пристрій фіг 1 подає блок-схему множинних каналів збігу даних 108А, крім того, виводиться у вигляді обробки сигналу для виміру конкретного сигналів індикації відключення В, С і D та параметра, надсилається у ЛОГІЧНІ пристрої збігу 108В, 108С і фіг 2 - блок-схему одного каналу обробки I08D трьох інших каналів обробки даних 108В, сигналу, показаного на фіг 1 ВІДПОВІДНО ДО 108С і 108D, Зв'язок між бістабільним винаходу, компаратором будь-якого з каналів і логічними фіг 3 - спрощену схему ПОСЛІДОВНОСТІ пристроями збігу іншого каналу здійснюється операцій, яка ілюструє тестову ПОСЛІДОВНІСТЬ блокпереважно за допомогою світловода Електричний схеми на фіг 2, вихідний сигнал кожного бістабільного фіг 4 - таблицю, що подає різні ЛОГІЧНІ стани компаратора перетворюється електрооптичним системи, показаної на фіг 2 перетворювачем для його передачі по світловому Автоматична самотесту вальна система в ІНШІ ЛОГІЧНІ пристрої збігу, де він перетворюється ВІДПОВІДНО до винаходу використовується зі в електричний сигнал за допомогою схемою обробки сигналу, тип якої показаний на оптоелектронного перетворювача Таким чином, фіг 1 і яка позначена позицією 100 Як очевидно з на логічний пристрій збігу кожного з каналів фіг1, обробка сигналу здійснюється по чотирьох обробки сигналів буде надходити вихідний сигнал автономних каналах обробки сигналу 100А, 100В, ВІДПОВІДНОГО бістабільного компаратора, а також даних конкретного датчика 3 кожного датчика цифровий вихідний сигнал безпосередньо або опосередковано надходить у компаратор, який порівнює виміряну величину із заданою, що, у свою чергу, за відсутності відхилення забезпечує збіг логічної схеми, що оцінює вихідний сигнал цього компаратора з вихідними сигналами компараторів інших каналів обробки даних, та формування в результаті вихідного сигналу, який вказує на робочий або несправний стан Кожний канал обробки даних датчика включає два під канали, які можуть, підключатися або відключатися від нього при автономному тестуванні цього підканалу тестовим процесором Тестування здійснюється шляхом надсилання цифрового значення на тестований підканал під час зчитування вихідного сигналу для визначення функціональної достовірності тестованого підканалу Тестування триває доти, доки не буде зчитана інформація про несправність конкретного підканалу, причому такий підканал ізолюється і залучаються ВІДПОВІДНІ засоби тривожної сигналізації 100С і 100D ВІДПОВІДНО, що взаємодіють за 55416 8 будь-які сигнали індикації відключення, що на фіг 2, де поданий канал обробки сигналу 100А надходять від бістабільних компараторів трьох Зрозуміло, що аналогічним чином можуть бути інших каналів обробки даних Отже, на кожний побудовані також і канали обробки даних 100В, логічний пристрій збігу надходить вихідний сигнал ЮОСі 100D всіх бістабільних компараторів Як показано на фіг 2, шлях надходження сигналу за аналого-цифровим Бістабільні компаратори мають два стійких робочих стани, у першому з яких зчитана перетворювачем І 04 поділяється на два величина не перевищує встановленого значення паралельних маршрути, що включають перший 1 (уставку), а у другому - зчитана величина бістабільний компаратор 106А і'другий 2 перевищує уставку бістабільний компаратор 106А Канал багаторозрядного виходу даних АЦП 104 може При ВІДПОВІДНИХ умовах логічний пристрій збігу бути підключений до кожного із першого та другого 108А надсилає вихідний сигнал на логічний 1 2 компараторів 106А або 106А ВІДПОВІДНО пристрій ініціювання відключення 11ОА, який, у ВИХІДНИЙ сигнал кожного із бістабільних свою чергу, формує сигнал, що надходить на 1 2 компараторів 106А або 106А надходить на логічний пристрій здійснення відключення 112А, 1 2 ВІДПОВІДНИЙ логічний пристрій збігу 108А і 108А , а який виконує задану дію -"відключення" У також - на ЛОГІЧНІ пристрої збігу інших маршрутів контексті системи керування роботою атомної обробки сигналу, як було описано вище зелектростанції "сигнал відключення" може бути посиланням на фіг 1 ініційований рядом дій, які дозволяють здійснити ефективне і безпечне зупинення ядерного Тестовий процесор ТР з програмним реактора управлінням включає багаторозрядний вихід, який автономно включається у канал даних між АЦП і Структура каналів обробки сигналу 100В, 100С бістабільним компаратором 106А1 або і 100D подібна каналу обробки сигналу 100А 2 бістабільним компаратором 106А Як умовно Канали обробки сигналу 100А - 100D фізично показано пунктирними ЛІНІЯМИ, тестовий процесор відділені один від одного, як це умовно показано ТР здійснює управління перемикачем даних або на фіг 1 вертикальними пунктирними ЛІНІЯМИ, ЩО іншим аналогічним пристроєм, що дозволяє проходять між сусідніми каналами Сигнальний надсилати тестове слово в один або інший із двох зв'язок між бістабільним компаратором кожного бістабільних компараторів 106А1 або 106А2, у той каналу обробки сигналу і логічними пристроями час як інший з цих бістабільних компараторів збігу інших каналів обробки сигналу переважно приймає вихідний сигнал 104А Крім того, виходи здійснюється, як це згадувалося вище, за логічних пристроїв збігу 108А1 і 108А2 підключені допомогою оптоволоконного кабелю для гарантії до тестового процесора ТР і при необхідності надійності міжканальної електроізоляції виходи бістабільних компараторів 106А1 і 106А2 При нормальній роботі датчики 102А-102D незалежно один від одного (як показано здійснюють безперервний контроль за переривчастою ЛІНІЄЮ) можуть бути підключені до вимірюваною змінною величиною та формують тестового процесора ТР вихідний сигнал, що надходить на ВІДПОВІДНІ АЦП, вихідний-цифровий сигнал з якого у свою чергу надходить на ВІДПОВІДНИЙ бістабільний компаратор Доти, доки цифрове значення виміряного параметра не перевищує свою уставку (задане значення регульованої величини), сигнал "відключення" не виводиться компаратором у ВІДПОВІДНИЙ логічний пристрій збігу та у ЛОГІЧНІ пристрої збігу інших каналів обробки сигналу, І навпаки, якщо виміряний параметр перевищив би свою уставку, то щонайменше один Із бістабільних компараторів сформував би на своєму виході "сигнал індикації відключення", що надходить на ВІДПОВІДНИЙ йому логічний пристрій збігу та на ЛОГІЧНІ пристрої збігу решти каналів обробки сигналу Якщо будь-які два з чотирьох вхідних сигналів логічного пристрою збігу будуть становити собою сигнали ініціювання відключення, такий пристрій формує на своєму виході сигнал про необхідність відключення, що, надходить, у свою чергу, на логічний пристрій, здійснюючий відключення таким чином, сигнал, що з'являється на виході будь-якого з логічних пристроїв здійснення відключення 112А-112D, буде вказувати на те, що вимірюваний параметр перевищує встановлене значення щонайменше у двох їхніх чотирьох каналів ВІДПОВІДНО ДО даного винаходу канали обробки сигналів можуть бути піддані внутрішньоканальному тестуванню, як це показано Виходи логічних пристроїв збігу підключені до послідовно сполучених логічного пристрою ініціювання відключення 110А та до логічного пристрою здійснення відключення 112А, як це було описано вище з посиланням на фіг 1 У нормальному режимі роботи один або другий із під каналів відключений від каналу обробки сигналу, у той час як ВІДПОВІДНИЙ другий канал здійснює обробку сигналу, як це описано вище Посилаючись на фіг 2 та припустивши, що під канал, який визначається бістабільним компаратором 106А1 і логічним пристроєм збігу даних 108А1, задіяний у каналі 100А, то у цьому випадку підканал, що визначається бістабільним компаратором 106А і логічним пристроєм збігу 108А2, використовується для тестування При такій конфігурації тестовий процесор ТР відключає багаторозрядний вихід АЦП 104А від входу бістабільного компаратора 106А2 Тестовий процесор ТР при одержанні команди, що надходить із вбудованої програми, яка встановлює ПОСЛІДОВНІСТЬ виконання операцій, і/або координуючого комп'ютера (не показаний), формує тестову ПОСЛІДОВНІСТЬ миттєвою подачею довільно обраного тестового значення на вхід бістабільного компаратора 106А2, здійснюючи одночасно з цим моніторинг вихідного сигналу логічного пристрою збігу 108А2 Таким чином, зчитаний вихідний сигнал логічного пристрою збігу 108А2, 55416 10 каналів обробки сигналу (N max -4) Якщо тдканал при тестуванні видає сигнал відмови, то даний під канал ізолюється, і при цьому задіюються ВІДПОВІДНІ засоби сигналізації або будь-якого іншого засобу оповіщення, що забезпечують включення полагоджу вальних чи ремонтних засобів Цифрові системи, що використовують процесори з комбінаторною або послідовною логікою та мікропрограмовані процесори (процесори з мікропрограмним забезпеченням), ВІДПОВІДНО ДО ОДНОГО З аспектів даного наприклад, такі, як системи, подані на фіг 1 і 2, винаходу ЦІЛІСНІСТЬ каналу обробки даних між 2 мають кінцеве число логічних станів, що є бістабільним компаратором 106А і логічним 2 функцією різних вхідних сигналів Таким чином, пристроєм збігу 108А а також між логічним кожна вузлова точка у системі, яка оцінює двоінне пристроєм збігу 108А і логічним пристроєм одиничне або двоінне нульове значення, є ініціювання відключення 110А не переривається, компонентом елемента конкретного логічного оскільки миттєвий "відмовний" вихідний сигнал стану системи У цілому унікальні ЛОГІЧНІ стани логічного пристрою збігу 108А2 при тестуванні не можуть бути подані у вигляді таблиці або карти призведе до появи помилкового сигналу (аналогічних таблиці справжньості або карті ініціювання відключення у силу того, що Карно), у яких кожний ряд таблиці демонструє використовується описана вище мажоритарна унікальну двоінну рамку обраної ширини біта, система "два з чотирьох" відповідної унікальному контрольному логічному Тестове значення, що подається тестовим 2 стану системи Як показано на матриці, яка процесором ТР на бістабільнии компаратор 106А , наведена на фіг 4, кожна позиція ряду і колонки може становить собою єдине значення або подає двоінне значення обраної вузлової точки у сукупність послідовностей різних значень, системі із загальним рядом, що подає контрольне призначених для тестування досліджуваного логічне значення для системи їхніх чотирьох під каналу У більш прийнятному прикладі каналів, в якій кожен канал має конфігурацію, здійснення даного винаходу тестовий процесор показану на фіг 2 Якщо розмір системи забезпечує одиночне цифрове значення, яке збільшується, ширина двошної рамки, яка являє одержано із записаного значення, що є собою логічний стан, може різко збільшитися і доповненням до розрахункового "прохідного" може виникнути потреба у використанні незвично значення параметра Більш конкретно нормальне широких шин даних для здійснення порівняння з або розрахункове "прохідне" значення виміряного встановленим представником двошної рамки параметра у двошному вигляді доповнюється контрольных логічних станів (інвертується), а отримане таким чином додаткове відповідаючи на довільно обране тестове значення, що надходить на вхід бістабільного 2 компаратора 106А , визначає статус або Л проходження сигналу, або наявності несправності даного каналу При необхідності, як це показано пунктирними лініями з виходу бістабільного 2 компаратора 106А , тестовий процесор ТР додатково до вихідного сигналу логічного 1 пристрою збігу * 108А може також зчитувати 2 вихідний сигнал бістабільного компаратора 106А значення потім використовується як тестове значення, яке надсилається тестовим процесором ТР у бістабільнии компаратор 106А2 Таким чином, якщо контрольним або розрахунковим значенням параметра є FE 5С 13 07 (шістнадцятинне), тестовий процесор ТР як доповнення до цього значення використовує 01 A3 EC F8, як значення запиту, який надсилається у бістабільнии компаратор 106А2 Як тільки тестовий процесор закінчить тестування одного з підканалів, можна тестувати інший під канал Тестовий процесор об'єднує (тобто сполучає) вихід АЦП 104А зі входом бістабільного компаратора в одному з підканалів і водночас з цим відключає бістабільнии компаратор іншого під каналу та розпочинає тестування щойно відключеного каналу ПОСЛІДОВНІСТЬ тестування періодично повторюється за принципом тестування одного каналу за іншим згідно з програмою, закладеною у тестовий процесор і/або координуючий комп'ютер (не показано) Як видно із блок-схем й, показаної на фіг 3, а також у контексті чотирьохканальної системи обробки сигналу, поданої на фиг 1 і модифікованої з врахуванням удосконалень, поданих на фіг 2, ВІСІМ підканалів можуть тестуватися серіями ВІДПОВІДНО до графіка, визначеного координуючим комп'ютером На фіг 3 змінна М подає число підканалів (М т а х -2), а змінна N подає число ВІДПОВІДНО ДО ОДНІЄЇ З ВІДМІТНИХ ознак даного винаходу, як показано на фіг 4, кожній вузловій точці або відібраним представникам вузлових точок присвоюються двоїнні розрядні значення (тобто, 0, 1, 2, 3, 4, 5, 6, 7 і 8, 20,21,22,23,24,25,26,27 і 2) ВІДПОВІДНО до класичної базової двошної системи Для випадку, показаного у таблиці на фіг 4, найбільш Значущий розряд розташований ліворуч ВІДПОВІДНО ДО даного винаходу двоїнні стани (0 або 1) для різних вузлових точок підсумовуються ВІДПОВІДНО до їхньої базової десяткової величини (тобто, 0, 2 , 4, 8, 16, 32, 64, 128 і 164), як показано у найкрайній правій колонці Таким чином, для кожного ряду таблиці на фіг 4 базове дворозрядне значення різних двошних нульових та двошних одиничних значень при додаванні їхніх десяткових еквівалентів подає унікальне базове десяткове значення Тестовий процесор ТР, як частину своєї тестової програми розраховує базовий десяти десятковий еквівалент зчитаного двошного логічного стану, а потім порівнює це десяткове значення з таблицею контрольних значень Якщо встановлено ВІДПОВІДНІСТЬ, логічний стан визнається достовірним, і навпаки, якщо ВІДПОВІДНІСТЬ не буде встановлена, визначається можливість помилки Використання десяткового еквівалента дозволяє забезпечити ефективне виявлення логічного стану системи, який відсутній у ряді контрольних логічних значень 55416 12 11 Хоча таблиця на фіг 4 складена з урахуванням у системах зчитування параметра, зокрема у арифметичного перетворення між системами системах зчитування параметра, що числення з основою два і десять, в обсяг захисту використовують множинні резервні канали даного винаходу входять також і ІНШІ схеми об]3обки даних перетворення, які не відносяться до десяткової, Спеціалістам з даної галузі техніки зрозуміло, наприклад, від двошної до восьминної або від що у запропоновану згідно з даним винаходом двошної до шістнадцятинної автоматичну самотестувальну систему можна внести різні зміни та вдосконалення, не виходячи Даний винахід пропонує автоматичну за рамки обсягу захисту винаходу, визначеного самотестувальну систему для контролю як ознаками, заявленими у патентних домаганнях, функціонування каналу обробки сигналу, так і або їхніми еквівалентами встановлення достовірності різних логічних станів Фіг.1 102А Фіг.2 13 55416 14 ФІГ.З Двоїнні стани 23 V Канал А байпас 2* 2' 2* 22 21 2» Канал В байпас Канал С байпас Канал D байпас Канал А відключення бістабільного компоратора Канал В відключення бістабільного компоратора Канал С відключення бістабільного компоратора КаналD відключення бістабільного клмпоратора Вихідний сигнал 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 І 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 і 0 0 1 0 0 1 1 0 0 0 1 0 0 1 ] 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 і т.д. і т.д. 0 0 0 0 0 0 0 0 0 0 ' 0 0 0 0 0 0 0 0 0 0 0 0 0 і т.д. І Т.Д. і т.д. і т.д. Фіг.4 1 0 1 0 1 0 * 1 0 0 [ 0 1 0 0 І 0 0 1 0 1 і т.д. Підписано до друку 05 05 2003 р і т.д. Тираж 39 прим ТОВ "Міжнародний науковий комітет" вул Артема, 77, м Київ, 04050, Україна (044)236-47-24 ЛОГІЧНОГО пристрою поєднання 0 0 0 ] 0 Десяткове значення Результат 0 0 0 0 0 1 1 1 0 2 4 7 8 11 ІЗ 15 16 19 21 25 27 29 31 32 48 50 52 56 59 61 63 іт,д. і т.д. ()