Формувач симетричної одиночної триімпульсної кодової серії з програмованими часовими параметрами

Реферат: Формувач симетричної одиночної триімпульсної кодової серії з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, які мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено: третій, четвертий, п'ятий і шостий елементи АБО; другий інвертор; елемент АБО-НІ; третій елемент І; перший, другий і третій JK-тригери зі входом асинхронної установки у нульовий стан, при цьому входи другого елемента АБО з'єднано з виходами другого, четвертого розрядів першого лічильника і виходом елемента АБО-НІ; вихід переповнення першого лічильника з'єднано з першими входами третього і четвертого елементів АБО; вихід переповнення другого лічильника з'єднано з другим входом першого, і четвертого елементів АБО, першим входом шостого елемента АБО, входом другого інвертора, вихід якого з'єднано з другими входами першого елемента І і третього елементів АБО; вихід третього елемента АБО з'єднано зі входом дозволу режиму лічби другого лічильника; вихід четвертого елемента АБО з'єднано зі входами J і К першого і другого JK-тригерів, першим входом п'ятого елемента АБО і першим входом елемента АБО-НІ; другий вхід елемента АБО-НІ з'єднано з інверсним виходом другого JK-тригера; прямий вихід другого JK-тригера з'єднано з другим входом п'ятого елемента АБО і входом дозволу синхронного паралельного завантаження другого лічильника; прямий вихід третього JK-тригера з'єднано зі входом першого елемента АБО і першим входом шостого елемента АБО, вихід якого з'єднано зі входом третього елемента І; другий вхід третього елемента І з'єднано з виходом першого інвертора; вихід третього елемента І утворює вихід формувача; вихід п'ятого елемента АБО з'єднано зі входами J і К третього JK-тригера; тактові входи JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK-тригерів з'єднано з виходом другого елемента I. UA 93737 U (54) ФОРМУВАЧ СИМЕТРИЧНОЇ ОДИНОЧНОЇ ТРИІМПУЛЬСНОЇ КОДОВОЇ СЕРІЇ З ПРОГРАМОВАНИМИ ЧАСОВИМИ ПАРАМЕТРАМИ UA 93737 U UA 93737 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування симетричної одиночної триімпульсної кодової серії з програмованою тривалістю імпульсів в серії і паузи між ними. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Патенти на корисну модель України №№ 55951, 61312, 65818, 71778, 72614. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач симетричної одиночної триімпульсної кодової серії з програмованими часовими параметрами, (патент на корисну модель України № 53542 від 11.10.2010), який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом, асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності двох імпульсних кодових серій з програмованими параметрами шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач симетричної одиночної триімпульсної кодової серії з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, які мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, відповідно до корисної моделі введено: третій, четвертий, п'ятий і шостий елементи АБО; другий інвертор; елемент АБО-НІ; третій елемент І; перший, другий і третій JK-тригери зі входом асинхронної установки у 1 UA 93737 U 5 10 15 20 25 30 35 40 45 50 55 нульовий стан, при цьому входи другого елемента АБО з'єднано з виходами другого, четвертого розрядів першого лічильника і виходом елемента АБО-НІ; вихід переповнення першого лічильника з'єднано з першими входами третього і четвертого елементів АБО; вихід переповнення другого лічильника з'єднано з другим входом першого, і четвертого елементів АБО, першим входом шостого елемента АБО, входом другого інвертора, вихід якого з'єднано з другими входами першого елемента І і третього елементів АБО; вихід третього елемента АБО з'єднано зі входом дозволу режиму лічби другого лічильника; вихід четвертого елемента АБО з'єднано зі входами J і К першого і другого JK-тригерів, першим входом п'ятого елемента АБО і першим входом елемента АБО-НІ; другий вхід елемента АБО-НІ з'єднано з інверсним виходом другого JK-тригера; прямий вихід другого JK-тригера з'єднано з другим входом п'ятого елемента АБО і входом дозволу синхронного паралельного завантаження другого лічильника; прямий вихід третього JK-тригера з'єднано зі входом першого елемента АБО і першим входом шостого елемента АБО, вихід якого з'єднано зі входом третього елемента І; другий вхід третього елемента І з'єднано з виходом першого інвертора; вихід третього елемента І утворює вихід формувача; вихід п'ятого елемента АБО з'єднано зі входами J і К третього JK-тригера; тактові входи JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK-тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На Фіг. 1 приведена схема формувача. Формувач містить: перший (1) і другий (2) реверсивні двійкові лічильники, кожен з яких має вхід налагодження на режим підсумовування/віднімання U, вхід подачі тактових імпульсів С, вхід дозволу паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; перший (15), другий (16) і третій (17) JK-тригери зі входом асинхронної установки у нульовий стан; перший (3) і другий (11) інвертори; перший (10), другий (4), третій (12), четвертий (13), п'ятий (18) і шостий (19) елементи АБО; перший (8), другий (9) і третій (20) елементи І; елемент АБО-HI (14); ланцюжок з послідовно сполучених резистора (5) і конденсатора (6), підключеного до джерела живлення +Е; синхронний D-тригер (7) зі входом R асинхронної установки у нульовий стан. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан JK-тригерів і лічильників. Один зі входів елемента 10 поєднаний з виходом Dтригера 7, другий - з прямим виходом т третього JK-тригера і входом елемента 19, вихід якого з'єднано з першим входом елемента 20. Входи елемента 4 з'єднано з виходами другого (Q1) третього (Q2) і четвертого (Q3) розрядів лічильника 1 і виходом елемента 14. Вихід переповнювання лічильника 1 з'єднано зі входом інвертора 3 і першими входами елементів 12, 13. Вихід інвертора 3 з'єднано зі входом Р0 дозволу режиму лічби лічильника 1 і другим входом елемента 20, вихід якого утворює вихід формувача. Інверсний вихід тригера 15 з'єднано з прямим входом К тригера 16, інверсний вихід тригера 16 з'єднано з прямим входом J тригера 15 і другим входом елемента 14. Вихід переповнення лічильника 2 з'єднано зі входами елементів 10, 11, 19 і другим входом елемента 13. Вихід елемента 13 з'єднано зі входами J і К JK-тригерів 15, 16 і входами елементів 14, 18. Прямий вихід тригера 16 з'єднано зі входом елемента 18 і входом дозволу синхронного паралельного завантаження лічильника 2. Вихід елемента 18 з'єднано зі входами J і К тригера 17. Вихід інвертора 11 з'єднано з другим входом елемента 8 і елемента АБО 12, вихід якого з'єднано зі входом Р0 дозволу режиму лічби лічильника 2. Входи паралельного завантаження D0-D3 лічильника 1 утворюють входи b0-b3 налагодження формувача на задану тривалість паузи між імпульсами в серії. Входи паралельного завантаження D0-D3 лічильника 2 утворюють входи d0-d3 налагодження формувача на задану тривалість першого і третього імпульсу в серії… Тактової входи JK-тригерів і лічильників сполучені між собою, створюючи вхід С формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний 2 UA 93737 U 5 10 15 20 25 30 35 40 45 50 55 60 результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку, часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан відповідно D-тригера, JK-тригерів і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів і на виходах переповнювання Р4лічильників, що веде до формування рівня 0 на виході елемента 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан JKтригерів і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то доти, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан JK-тригера і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента 10, а отже на вході і виході елемента 9, що забезпечує рівень логічної одиниці на входах R JK-тригера і лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з прямого виходу JK-тригера 16 надходить на вхід дозволу паралельного завантаження L лічильника 2, готуючи його до прийому інформації зі входів d0-d3, а нульове значення сигналу з виходу елемента 4 надходить на вхід дозволу синхронного паралельного завантаження L лічильника 1, готуючи його до прийому інформації зі входів b0-b3. Нульове значення сигналу з виходів елементів 13, 18 надходить на входи J і К JK-тригерів, готуючи їх до переходу в одиничний стан. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід JK-тригерів в одиничний стан і паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан B=b3b2b1b0, формуючі одиничне значення на виході переповнення і нульове значення на виході інвертора 3 (вході Р 0 лічильника 1), що веде до переходу D-тригера у нульовий стан, лічильника 1 у режим лічби, а лічильник 2 переходить у стан D=d3d2d1d0, формуючі нульове значення на виході елемента 14 і одиничне значення на виходах елемента АБО 4, 12, 13, 18, тобто на входах L лічильників і на входах J і К JK-тригерів, що забезпечує режим зберігання лічильника 2 і JK-тригерів. І тоді під час вступу другого тактового імпульсу лічильник 1 переходіть у стан В-1, стан лічильника 2, рівний d3d2d1d0, і одиничний стан JK-тригерів залишаться незмінними. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пір, поки зміст лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення і рівень логічної одиниці на виході інвертора 3 (на вході Р0 лічильника 1), рівень логічного 0 на виході елемента АБО 12 (на вході Р0 лічильника 2), у результаті чого лічильник 1 переходіть у режим зберігання, а лічильник 2 - у режим лічби. Одиничний стан JK-тригерів залишиться незмінними. І тоді під час вступу наступного тактового імпульсу лічильник 2 переходіть у стан D-1, нульовий стан лічильника 1 і одиничний стан JK-тригерів залишаться незмінними. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пір, поки зміст лічильника 2 не стане рівним 0001, що забезпечує рівень логічного 0 на виході елемента 4 (на вході Р 0 лічильника 1), у результаті чого лічильник 1 переходіть у режим завантаження. З приходом чергового тактового імпульсу лічильник 2 переходить у нульовий стан, лічильник 1 знову переходить у стан В = b3b2b1b0, формуючі одиничне значення на його виході переповнення і на виходах елементів АБО 4, 12, 13, 17, тобто на входах J і К тригерів, і нульове значення на вході Р0 лічильника 1, що забезпечує режим лічби лічильника 1 і режим зберігання лічильника 2 і JK тригерів. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 буде зменшуватись, а нульовий стан лічильника 2 і одиничний стан JK-тригерів залишаться незмінними, до тих пор, поки зміст лічильника 1 не стане рівним 0, що веде к формуванню рівня логічного нуля на входах J і К JK-тригерів 15, 16 і тоді з приходом наступного тактового імпульсу JK-тригер 15 переходить у нульовий стан. Одиничний стан JK-тригерів 16, 17 і нульовий стан лічильників залишиться незмінним. Під час вступу наступного тактового імпульсу відбувається 3 UA 93737 U 5 10 15 20 25 перехід JK-тригера 16 в нульовий стан, нульовий стан тригера 15 і нульовий стан лічильників залишиться незмінним. Під час вступу наступного тактового імпульсу відбувається перехід тригерів 15, 16 в одиничний стан і паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан B=b3b2b1b0, лічильник 2 переходить у стан D=d3d2d1d0. Надалі процеси повторюються, але, тільки доти, поки зміст лічильника 2 не стане рівним 0, що веде к формуванню рівня логічного нуля на виході елемента АБО 10, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану JK-тригерів і лічильників, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході переповнення лічильника 1 генерується одиночна серія імпульсів, що містять три імпульси рівної програмованої тривалості і програмованої тривалості паузи між ними. Тривалість імпульсів на виході переповнення лічильника 1 визначається значенням В: tи = ВТ. Тривалість паузи між першим і другим імпульсами визначається значенням D: tп = DT. Тривалість паузи між другим і третім імпульсами на виході переповнення лічильника 1 дорівнює 3Т, і тоді відповідно зі схемою формування імпульсів на виході формувача отримуємо tи1=tи3=DT, tи2=3Т, tп1=tп2 = ВТ. На фіг. 2 приведені епюри, що ілюструють роботу для варіанта налагодження В = 4, D=7 визначаючого параметри вихідної послідовності імпульсів, тобто тривалість імпульсів в серії tи1=tи3=7Т, tи2=3Т, тривалість паузи між імпульсами в серії tп1=tп2=4Т. На відміну від відомого пристрою формування симетричної одиночної триімпульсної кодової серії з програмованими часовими параметрами розширює функціональні можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 30 35 40 45 50 55 60 Формувач симетричної одиночної триімпульсної кодової серії з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, які мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, який відрізняється тим, що введено: третій, четвертий, п'ятий і шостий елементи АБО; другий інвертор; елемент АБО-НІ; третій елемент І; перший, другий і третій JK-тригери зі входом асинхронної установки у нульовий стан, при цьому входи другого елемента АБО з'єднано з виходами другого, четвертого розрядів першого лічильника і виходом елемента АБО-НІ; вихід переповнення першого лічильника з'єднано з першими входами третього і четвертого елементів АБО; вихід переповнення другого лічильника з'єднано з другим входом першого, і четвертого елементів АБО, першим входом шостого елемента АБО, входом другого інвертора, вихід якого з'єднано з другими входами першого елемента І і третього елементів АБО; вихід третього елемента АБО з'єднано зі входом дозволу режиму лічби другого лічильника; вихід четвертого елемента АБО з'єднано зі входами J і К першого і другого JK-тригерів, першим входом п'ятого елемента АБО і першим входом елемента АБО-НІ; другий вхід елемента АБО-НІ з'єднано з інверсним виходом другого JK-тригера; прямий вихід 4 UA 93737 U 5 другого JK-тригера з'єднано з другим входом п'ятого елемента АБО і входом дозволу синхронного паралельного завантаження другоголічильника; прямий вихід третього JK-тригера з'єднано зі входом першого елемента АБО і першим входом шостого елемента АБО, вихід якого з'єднано зі входом третього елемента І; другий вхід третього елемента І з'єднано з виходом першого інвертора; вихід третього елемента І утворює вихід формувача; вихід п'ятого елемента АБО з'єднано зі входами J і К третього JK-тригера; тактові входи JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK-тригерів з'єднано з виходом другого елемента I. Комп’ютерна верстка О. Рябко Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5