Формувач періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії

Реферат: Формувач періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії, містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено: дворозрядний підсумовувальний лічильник, який має прямі і інверсні виходи, вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан; третій елемент АБО; третій, четвертий і п'ятий елементи І; другий інвертор; елемент І-НІ. UA 103639 U (12) UA 103639 U UA 103639 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід [Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. АС СРСР №354544. - Бюлетень винаходів. №30, 1972]. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії [патент на корисну модель України № 53542 від 11.10.2010], що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; другий вхід першого елемента 1 створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі входом другого елемента АБО; значення сигналів на входах паралельного завантаження даних першого лічильника визначають тривалість імпульсів на виході формувача; входи паралельного завантаження другого лічильника утворюють входи програмування формувача на задану паузу між імпульсами; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start). Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задача удосконалення формувача періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії шляхом введення, нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії, що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом першого елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі входом першого елемента АБО; значення сигналів на входах паралельного завантаження 1 UA 103639 U 5 10 15 20 25 30 35 40 45 50 55 60 даних першого лічильника визначають тривалість імпульсів на виході формувача; входи паралельного завантаження другого лічильника утворюють входи програмування формувача на задану паузу між імпульсами; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start), відповідно до корисної моделі, введено: дворозрядний підсумовувальний лічильник, який має прямі і інверсні виходи, вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан; третій елемент АБО; третій, четвертий і п'ятий елементи І; другий інвертор; елемент I-НІ, один вхід якого з'єднано з виходом переповнення другого лічильника і входом другого елемента АБО; другий вхід елемента І-НІ з'єднано з виходом першого інвертора; вихід елемента І-НІ з'єднано зі входом дозволу режиму лічби другого лічильника; другий вхід другого елемента АБО з'єднано з виходом другого інвертора, вхід якого з'єднано зі входом першого елемента АБО і виходом третього елемента АБО, входи якого з'єднано з прямими виходами третього лічильника; прямий вихід першого розряду третього лічильника з'єднано з першими входами третього і п'ятого елементів І, прямий вихід другого розряду третього лічильника з'єднано з першими входами четвертого і п'ятого елементів І, інверсний вихід першого розряду третього лічильника з'єднано з другим входом четвертого елемента І, інверсний вихід другого розряду третього лічильника з'єднано з другим входом третього елемента І; вихід третього елемента І з'єднано зі входом першого розряду даних паралельного завантаження лічильника 1; вихід четвертого елемента І з'єднано зі входом другого розряду даних паралельного завантаження лічильника 1; вихід п'ятого елемента І з'єднано зі входом третього розряду даних паралельного завантаження лічильника 1; вхід асинхронної установки у нульовий стан підсумовувального лічильника з'єднано з виходом другого елемента І; тактовий вхід підсумовувального лічильника з'єднано зі входом формувача. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший 1, другий 2 реверсивні двійкові лічильники, налагодженої на режим віднімання U=0, які мають вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; дворозрядний підсумовувальний лічильник 11, який має прямі і інверсні виходи, вхід подачі тактових імпульсів С, вхід дозволу режиму лічби Р0, вхід асинхронної установки у нульовий стан R; перший (10), другий 4 і третій 12 елементи АБО; перший 8, другий 9, третій 15, четвертий 16 і п'ятий 17 елементи І; перший 3 і другий 14 інвертори; ланцюжок з послідовно сполучених резистора 5 і конденсатора 6, підключеного до джерела живлення +Е; синхронний D-тригер 7 зі входом асинхронної установки у нульовий стан. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 8 створює вхід подачі імпульсів зупинки Stop формування імпульсів на виході. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан лічильників 1, 2, 11. Вихід переповнювання лічильника 1, який утворює вихід F формувача, з'єднано зі входами елемента 10 і входом інвертора 3, вихід якого з'єднано зі входом Р0 лічильника 1 і входом елемента 13. Вихід переповнювання лічильника 2 з'єднано зі входами елементів 4, 10,13 і входом дозволу режиму лічби лічильника 11. Вихід елемента 13 з'єднано зі входом дозволу режиму лічби другого лічильника. Другий вхід елемента 4 з'єднано з виходом інвертора 14, вхід якого з'єднано з виходом елемента 12 і входом елемента 10. Входи елемента 12 з'єднано з прямими виходами першого і другого розрядів (Q0, Q1) лічильника 11. Прямий вихід першого розряду Q0 лічильника 11 з'єднано з першими входами елементів 15, 17. Прямий вихід другого розряду Q1 лічильника 11 з'єднано з першими входами елементів 16, 17. Інверсний вихід першого розряду лічильника 11 з'єднано з другим входом елемента 16. Інверсний вихід другого розряду лічильника 11 з'єднано з другим входом елемента 15. Вихід елемента 15 з'єднано зі входом першого розряду даних паралельного завантаження (D0) лічильника 1. Вихід елемента 16 з'єднано зі входом другого розряду даних паралельного завантаження (D1) лічильника 1. Вихід елемента 17 з'єднано зі входом третього розряду даних 2 UA 103639 U 5 10 15 20 25 30 35 40 45 50 55 60 паралельного завантаження (D2) лічильника 1. Значення сигналів на входах D0D1D2D3 паралельного завантаження даних лічильника 1 визначають тривалість імпульсів на виході формувача. Входи завантаження D (D0D1D2D3) лічильника 2 утворюють входи d0d1d2d3 програмування формувача на задану тривалість паузи між імпульсами в серії. Тактові входи лічильників сполучені між собою, створюючи вхід С формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start). Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан відповідно D-тригера і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригер і лічильники переходять у нульовий стан, формуючи рівень логічного нуля на виході тригера, на виходах переповнення лічильників, на виходах елемента 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 9 (а отже, і на його виході) зберігатиметься рівень логічного нуля, при вступі тактових імпульсів нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу готовності (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан, формуючи рівень логічної одиниці на його виході і рівень логічної одиниці на виході елемента 10, а отже, на вході і виході елемента І 9, що забезпечує рівень логічної одиниці на входах R лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу елемента 12 формує одиничне значення на виході інвертора 14, що забезпечує режим збереження лічильників 1, 2, нульове значення сигналу з виходу переповнення лічильника 2 забезпечує режим лічби лічильника 11. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід лічильника 11 у стан 0001 формуючи одиничне значення на виході елементів 12, 15, нульове значення на виході інвертора 14 і на виході елемента 4, готує лічильник 1 до прийому інформації зі входу завантаження D0, лічильник 2 – зі входів d3d2d1d0, режим лічби лічильника 11 залишиться незмінним. Під час вступу другого тактового імпульсу лічильник 1 переходить у стан 0001, лічильник 2 переходить у стан d3d2d1d0, лічильник 11-у стан 0010, формуючи одиничне значення на виході елемента 16, тобто на вході завантаження D2 лічильника 1. У результаті цих змін лічильники 2, 11 переходять у режим збереження, а лічильник 1 - у режим лічби. Під час вступу наступного тактового імпульсу лічильник 1 переходить у нульовий стан, стан лічильника 2 (рівний d3d2d1d0), і лічильника 11 (рівний 0010). У результаті переходу лічильника 1 у нульовий стан формується нульове значення на вході Р 0 лічильника 2, що забезпечує йому режим лічби. І тоді під час вступу наступного тактового імпульсу лічильник 2 переходить у стан d3d2d1d0-1, стан лічильників 1, 11 залишиться незмінним. Під час вступу подальших тактових імпульсів зміст лічильника 2 зменшується, а стан лічильників 1,11 залишиться незмінним до тих пір, поки зміст лічильника 2 не стане рівним 0, що забезпечує рівень логічного 0 на виході елемента 4, у результаті чого лічильники 1, 2 переходять у режим завантаження, лічильник 11 у режим лічби. І тоді під час вступу наступного тактового імпульсу лічильник 1 переходить у стан 0010, лічильник 2 знову переходить у стан d3d2d1d0, лічильник 11 - у стан 0011, формуючи одиничне значення на виході елемента 17, тобто на вході завантаження D2 лічильника 1. Під час вступу подальших тактових імпульсів процеси аналогічні до тих пір, поки при черговому тактовому імпульсу лічильник 1 переходить у стан 0100, лічильник 2 переходить у стан d3d2d1d0, лічильник 11 - у нульовий стан. Під час вступу подальших тактових імпульсів зміст лічильника 1 зменшується, а стан лічильників 2, 11 залишається незмінним до тих пір, поки зміст лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнювання, у результаті чого лічильник 1 переходить у режим збереження, а лічильник 2 у режим лічби. Під час вступу подальших тактових імпульсів зміст лічильника 2 зменшується, а нульовий стан лічильників 1, 11 залишається незмінним до тих пір, поки зміст лічильника 2 не стане рівним 0. Нульове значення сигналу з виходу елемента 12 формує одиничне значення на виході інвертора 14, що забезпечує режим збереження 3 UA 103639 U 5 10 15 20 25 30 35 40 лічильників 1, 2, нульове значення сигналу з виходу переповнення лічильника 2 забезпечує режим лічби лічильника 11, тобто пристрій переходить у вихідний стан, який був перед вступом першого тактового імпульсу після запуску. На цьому формування першої серії закінчується. Під час вступу подальших тактових імпульсів процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного з включенням джерела живлення після подачі імпульсу запуску (Start) при вступі на вхід С формувача періодичної послідовності тактових імпульсів з періодом Т на виході формувача генерується періодична послідовність кодових серій, кожна з яких містить три імпульси, тривалість першого з яких дорівнює Т, другого - 2Т, третього 4Т. Тривалість паузи між імпульсами в серії і між серіями визначається значенням D. Тривалість паузи між імпульсами в серії дорівнює (D+1)T, тривалість паузи між серіями дорівнює (D+2)T. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильника. Якщо у момент вступу тактового імпульсу лічильник знаходитиметься у нульовому стані, то при переході D-тригера 7 у нульовий стан на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень нуля на вході та виході елемента І 9, що призведе до блокування нульового стану тригерів і лічильника, а отже, до припинення процесу генерації. Якщо у момент вступу тактового імпульсу хоча б один з лічильників знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на їх виходах переповнення, або на виході елемента АБО 12, з'єднаних зі входом елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначений напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників буде рівень логічної одиниці. Звідси витікає, що після вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню імпульсів в серії. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід лічильників у нульовий стан, на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану лічильника і тригерів, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (перше кільце - граф переходів лічильника 1, друге кільце - граф переходів лічильника 11, третє кільце граф переходів лічильника 2) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - часові діаграми, що ілюструють роботу для варіанту програмування D=2. На відміну від відомого пристрою формування періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії розширює функціональної можливості і область використання формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 45 50 55 60 Формувач періодичної послідовності триімпульсних кодових серій з програмованою тривалістю паузи між імпульсами у серії, що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки (Stop) формування імпульсів на виході; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, 4 UA 103639 U 5 10 15 20 25 з'єднано зі входом першого елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі входом першого елемента АБО; значення сигналів на входах паралельного завантаження даних першого лічильника визначають тривалість імпульсів на виході формувача; входи паралельного завантаження другого лічильника утворюють входи програмування формувача на задану паузу між імпульсами; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start), який відрізняється тим, що введено: дворозрядний підсумовувальний лічильник, який має прямі і інверсні виходи, вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан; третій елемент АБО; третій, четвертий і п'ятий елементи І; другий інвертор; елемент І-НІ, один вхід якого з'єднано з виходом переповнення другого лічильника і входом другого елемента АБО; другий вхід елемента І-НІ з'єднано з виходом першого інвертора; вихід елемента І-НІ з'єднано зі входом дозволу режиму лічби другого лічильника; другий вхід другого елемента АБО з'єднано з виходом другого інвертора, вхід якого з'єднано зі входом першого елемента АБО і виходом третього елемента АБО, входи якого з'єднано з прямими виходами третього лічильника; прямий вихід першого розряду третього лічильника з'єднано з першими входами третього і п'ятого елементів І, прямий вихід другого розряду третього лічильника з'єднано з першими входами четвертого і п'ятого елементів І, інверсний вихід першого розряду третього лічильника з'єднано з другим входом четвертого елемента І, інверсний вихід другого розряду третього лічильника з'єднано з другим входом третього елемента І; вихід третього елемента І з'єднано зі входом першого розряду даних паралельного завантаження лічильника 1; вихід четвертого елемента І з'єднано зі входом другого розряду даних паралельного завантаження лічильника 1; вихід п'ятого елемента І з'єднано зі входом третього розряду даних паралельного завантаження лічильника 1; вхід асинхронної установки у нульовий стан підсумовувального лічильника з'єднано з виходом другого елемента І; тактовий вхід підсумовувального лічильника з'єднано зі входом формувача. 5 UA 103639 U Комп’ютерна верстка М. Мацело Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6