Формувач періодичної послідовності імпульсів з програмованою тривалістю і шпаруватістю, яка дорівнює цілому числу

Реферат: Формувач періодичної послідовності імпульсів з програмованою тривалістю і шпаруватістю, яка дорівнює цілому числу, належить до автоматики, імпульсної, обчислювальної і вимірювальної техніки. Формувач періодичної послідовності імпульсів з програмованою тривалістю і шпаруватістю, яка дорівнює цілому числу, містить два лічильники, JK-тригер і синхронний Dтригер зі входами асинхронної установки у нульовий стан, два елемента АБО, три елемента І, інвертор, ланку, що складається з послідовно з'єднаного резистора і конденсатора. За допомогою запропонованого винаходу досягається спрощення структури формувача, і, як наслідок, зниження споживаної потужності і вартості. UA 106542 C2 (12) UA 106542 C2 UA 106542 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід належить до імпульсної техніки і призначено для формування періодичної послідовності імпульсів з програмованою тривалістю і шпаруватістю, яка дорівнює цілому числу. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Патенти на корисну модель №№ 53542, 61886, 62517, 62519, 62522, 62525. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності імпульсів з програмованою тривалістю і шпаруватістю, яка дорівнює цілому числу (патент на корисну модель України № 62520), що містить: два реверсивні двійкові лічильники, налагодженої на режим віднімання, що мають вхід подачі імпульсів синхронізації, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; два елемента АБО; інвертор, ланки, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому, вихід переповнювання першого лічильника, з'єднано зі входом першого елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника, вихід переповнювання другого лічильника з'єднано з другим входом першого елемента АБО і входом дозволу режиму синхронного паралельного завантаження другого лічильника, загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І, другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів, вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан, вихід D-тригера з'єднано зі входом другого елемента АБО, вихід якого з'єднано з другим входом другого елемента І, вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан, тактові входи лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора, тактовий вхід D-тригера утворює вхід подачі імпульсів запуску. Недолік відомого пристрою - складність структури формувача, яка обумовлена необхідністю використання двійкового помножувача і двійкового суматора, і, як наслідок, висока споживана потужність і вартість. У основу винаходу поставлено задачу удосконалення формувача періодичної послідовності імпульсів з програмованою тривалістю і шпаруватістю, яка дорівнює цілому числу, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності імпульсів з програмованою тривалістю і шпаруватістю, яка дорівнює цілому числу, що містить: два реверсивні двійкові лічильники, налагодженої на режим віднімання, що мають вхід подачі імпульсів синхронізації, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; два елемента АБО; інвертор, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому, вихід переповнювання першого лічильника, з'єднано зі входом першого елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника, вихід переповнювання другого лічильника з'єднано з другим входом першого елемента АБО і входом дозволу режиму синхронного паралельного завантаження другого лічильника, загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І, другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів, вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан, вихід D-тригера з'єднано зі входом другого елемента АБО, вихід якого з'єднано з другим входом другого елемента І, вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан, тактові входи лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора, тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, відповідно до виноходу, введено 1 UA 106542 C2 5 10 15 20 25 30 35 40 45 50 55 JК-тригер зі входом асинхронної установки у нульовий стан і третій двовходовий елемент І, при цьому, вихід переповнення другого лічильника з'єднано зі входом інвертора, вихід якого з'єднано зі входом третього елемента І та входом К JК-тригера, вихід якого утворює вихід формувача, другий вхід третього елемента І з'єднано з виходом переповнення першого лічильника, вихід третього елемента І з'єднано зі входом J JК-тригера, вихід JК-тригера з'єднано з другим входом другого елемента АБО, тактовий вхід JК-тригера з'єднано зі входом формувача, вхід асинхронної установки у нульовий JК-тригера з'єднано з виходом другого елемента І, вхід дозволу режиму лічби першого лічильника з'єднано з виходом переповнювання другого лічильника, вхід дозволу режиму лічби другого лічильника з'єднано з рівнем логічного нуля, входи паралельного завантаження другого лічильника утворюють входи настроювання пристрою на задану тривалість вихідних імпульсів, входи паралельного завантаження першого лічильника утворюють входи настроювання пристрою на задану шпаруватість вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, зниження споживаної потужності і вартості. На фіг. 1 приведена схема формувача. Формувач містить: два реверсивні двійкові лічильники 1, 2, налагодженої на режим віднімання, яки мають вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажуваних даних D0-D3, вхід дозволу режиму лічби Р0, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; синхронний D-тригер 7 зі входом R асинхронної установки у нульовий стан; JК-тригер 3 зі входом асинхронної установки у нульовий стан; два елемента АБО 4, 10, інвертор 11; три елемента І 8, 9, 12; ланцюжок, що складається з послідовно з'єднаних резистора 5 і конденсатора 6. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом тригера 7, з одним входом елементів 8 і 9. Другий вхід елемента 8 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів. Вихід елемента 8 з'єднано зі входом асинхронної установки тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Один зі входів елемента 10 поєднаний з виходом тригера 7, а другий - з виходом тригера 3. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан лічильників і тригера 3. Вихід переповнювання Р 4 лічильника 1 з'єднано зі входами елементів 4, 12. Вихід переповнювання Р4 лічильника 2 з'єднано з другим входом елемента 4, зі входом Р 0 лічильника 1, входом L лічильника 2 і входом інвертора 11, вихід якого з'єднано зі входом К тригера 3 і другим входом елемента 12. Вихід елемента 12 з'єднано зі входом J тригера 3. Вихід тригера 3, який утворює вихід F формувача, з'єднано з другим входом елемента 10. Входи паралельного завантаження даних D3D2D1D0 лічильника 1 з'єднано з відповідними входами а3а2а1а0, які утворюють входи настроювання пристрою на задану шпаруватість вихідних імпульсів. Входи паралельного завантаження даних D 3D2D1D0 лічильника 2 з'єднано з відповідними входами b3b2b1b0, які утворюють входи настроювання пристрою на задану тривалість вихідних імпульсів. Тактові входи С лічильників 1, 2 і тригера 3 сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно тригерів 3, 7 і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери 3, 7 і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q1, Q2 тригерів і на виходах переповнювання Р4 лічильників, що веде до формування рівня логічного нуля на виході елемента 10, який з'єднаний зі входом елемента 9, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень логічного нуля на входах R асинхронної установки лічильників і тригера 3 у нульовий стан. Оскільки режим асинхронної установки лічильників і тригера 3 у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на вході елемента 9 (а отже і на його 2 UA 106542 C2 5 10 15 20 25 30 35 40 45 50 55 60 виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників і тригера 3 залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q1=1), формуючи рівень логічної одиниці на виході елемента 10, а отже на вході та виході елемента 9, що забезпечує рівень логічної одиниці на входах R лічильників і тригера 3, знімаючи блокування. Нульове значення сигналу з виходу Р 4 лічильника 2 поступає на його вхід L, готуючи його до прийому інформації зі входів D 3D2D1D0, з'єднаних зі входами b3b2b1b0 настроювання пристрою на задану тривалість вихідних імпульсів. Нульове значення сигналу з виходів Р4 лічильників 1, 2, яке поступає на входи елемента 4, формує нульове значення на його виході, тобто на вході L, готуючи його до прийому інформації з його входів D3D2D1D0, з'єднаних зі входами а3а2а1а0 настроювання пристрою на задану шпаруватість вихідних імпульсів. Нульове значення сигналу з виходу Р4 лічильника 1 поступає на вхід елемента 12, формує нульове значення на його виході, тобто на вході J тригера 3, а одиничне значення з виходу інвертора 11 поступає на вхід К тригера 3, що забезпечує режим установки нуля. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильників 1, 2 значеннями сигналів, що подаються на відповідні входи паралельного завантаження, тобто лічильник 1 переходить у стан А=а3а2а1а0, лічильник 2-у стан B=b3b2b1b0. Нульовий стан тригера 3 залишиться незмінним. У результаті цього переходу сигнал на виходах переповнювання лічильників дорівнює рівню логічної одиниці, що веде до заборони режиму паралельного завантаження і режиму лічби лічильника 1, тобто до переходу його у режим зберігання, і заборони режиму паралельного завантаження лічильника 2, тобто до переходу його у режим лічби (віднімання). Сигнал на виході інвертора 11 дорівнює рівню логічного нуля, що забезпечує рівень логічного нуля на входах J і K тригера 3, тобто режим зберігання його нульового стану. Під час вступу подальших тактових імпульсів нульовий стан тригера 3 (сигнал на виході формувача) залишається незмінним, зміст лічильника 1 також не змінюватися, зміст лічильника 2 зменшуватиметься на одиницю, до тих пор, поки зміст лічильника 2 не стане рівним 0, що веде до формування рівня логічного нуля на його виході переповнення і рівня логічної одиниці на виході інвертора 11, тобто на входах J і К тригера 3. У результаті цього тригер 3 і лічильник 1 перейдуть у режим лічби, а лічильник 2-у режим паралельного завантаження. Під час вступу наступного тактового імпульсу відбувається перехід тригера 3 в одиничний стан (формування рівня логічної одиниці на виході формувача), лічильника 1 у стан (а 3а2а1а0-1), а лічильника 2 знову у стан B=b3b2b1b0, лічильник І і тригер 3 переходять у режим зберігання, а лічильника 2 у режим лічби (віднімання). Надалі усі процеси повторюються до тих пір доки лічильники 2 ні перейде у нульовий стан, що веде до переходу тригера 3 і лічильника 1 у режим лічби, а лічильника 2 у режим завантаження. І тоді під час вступу наступного тактового імпульсу С тригер З переходить в у нульовий стан, лічильник 1 у стан (а3а2а1а0-1), а лічильник 2 знову у стан B=b3b2b1b0, лічильник 1 і тригер 3 переходять у режим зберігання, а лічильника 2 у режим лічби (віднімання). Надалі нульовий стан тригера З залишається незмінним, а процеси зміни станів лічильників повторюються до тих пір доки вони не перейдуть у нульовий стан, тобто формувач повернеться в вихідній стан. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ з виходу зовнішнього генератора на виході формувача (на виході тригера 3) генерується періодична послідовність імпульсів з програмованою тривалістю імпульсів (t i), паузи (tп), періоду (Ti) шпаруватістю (Q), яки визначаються значенням управляючих слів А і В: - ti=(B+1)T, tп=A(B+1)T, Ti=(A+1)(B+1)T, Q=A+1. На фіг. 2 приведений граф переходів формувача, що ілюструє роботу формувача для варіанту налагодження А=0100, В=0010, який складається з трьох кілець (верхнє кільце - граф переходів тригера 3, середнє - граф переходів лічильника 2, нижнє - граф переходів лічильника 1 із загальною вершиною, відповідною нульовому стану лічильників. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників. Якщо у момент вступу тактового імпульсу тригер 3 знаходитиметься у нульовому стані, то при переході тригера 7 у нульовий стан на входах елемента 10 і його виході буде сформований 3 UA 106542 C2 5 10 15 20 рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 9, тобто на входах асинхронної установки у нульовий стан лічильників і тригера 3, що приведе до блокування їх нульового стану, а отже, до Припинення процесу генерації. Якщо у момент вступу тактового імпульсу тригер 3 знаходитиметься у одиничному стані, одинична значення на виході елемента 10 і вході елемента 9 залишиться незмінним. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента 9, а отже, і на входах R лічильників і тригера 3 буде рівень логічної одиниці. Звідси витікає, що у момент вступу тактового імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід тригера 3 у нульовий стан, на виходах елементів 10, 9 буде сформований рівень логічного 0, що приведе до переходу лічильників у нульовий стан з подальшим його блокуванням, тобто до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 3 приведено епюри, що ілюструють роботу формувача для варіанту налагодження А=4, В=2, визначаючого часові параметри вихідної періодичної послідовності імпульсів: ti=3Т, tп=12Т, Ti=15Т, Q=5. На відміну від відомого пристрою формування періодичної послідовності імпульсів з програмованою тривалістю і шпаруватістю, яка дорівнює цілому числу, спрощення структури формувача за рахунок запобігання двійкового помножувача і двійкового суматора, нового складу елементів і нову організацію взаємозв'язків між ними дозволяє знизити споживаною потужність і вартість формувача. ФОРМУЛА ВИНАХОДУ 25 30 35 40 45 50 55 Формувач періодичної послідовності імпульсів з програмованою тривалістю і шпаруватістю, яка дорівнює цілому числу, що містить: два реверсивні двійкові лічильники, налагодженої на режим віднімання, що мають вхід подачі імпульсів синхронізації, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; два елемента АБО; інвертор, ланки, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому, вихід переповнювання першого лічильника, з'єднано зі входом першого елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника, вихід переповнювання другого лічильника з'єднано з другим входом першого елемента АБО і входом дозволу режиму синхронного паралельного завантаження другого лічильника, загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І, другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів, вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан, вихід D-тригера з'єднано зі входом другого елемента АБО, вихід якого з'єднано з другим входом другого елемента І, вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан, тактові входи лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора, тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, який відрізняється тим, що введено JК-тригер зі входом асинхронної установки у нульовий стан і третій двох входовий елемент І, при цьому, вихід переповнення другого лічильника з'єднано зі входом інвертора, вихід якого з'єднано зі входом третього елемента І та входом К JК-тригера, вихід якого утворює вихід формувача, другий вхід третього елемента І з'єднано з виходом переповнення першого лічильника, вихід третього елемента І з'єднано зі входом J JК-тригера, вихід JК-тригера з'єднано з другим входом другого елемента АБО, тактовий вхід JК-тригера з'єднано зі входом формувача, вхід асинхронної установки у нульовий JК-тригера з'єднано з виходом другого елемента І, вхід дозволу режиму лічби першого лічильника з'єднано з виходом переповнювання другого лічильника, вхід дозволу режиму лічби другого лічильника з'єднано з рівнем логічного нуля, входи паралельного завантаження другого лічильника утворюють входи настроювання пристрою на задану тривалість вихідних імпульсів, входи паралельного завантаження першого лічильника утворюють входи настроювання пристрою на задану шпаруватість вихідних імпульсів. 4 UA 106542 C2 5 UA 106542 C2 Комп’ютерна верстка І. Скворцова Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6