Формувач одиночної багатофазної серії імпульсів з перенастроюваною тривалістю і кількістю імпульсів в серії

Реферат: Формувач одиночної багатофазної серії імпульсів з перенастроюваною тривалістю і кількістю імпульсів в серії належить до автоматики, імпульсної, обчислювальної і вимірювальної техніки. Формувач містить два лічильники, два синхронних D-тригери зі входом асинхронної установки у нульовий стан, демультиплексор, два двовходових елементи АБО, два двовходових елементи І, ланцюжок, що складається з послідовно з'єднаного резистора і конденсатора. Технічним результатом є розширення функціональних можливостей формувача. UA 106808 C2 (12) UA 106808 C2 UA 106808 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід належить до імпульсної техніки і призначена для формування одиночної багатофазної серії імпульсів з перенастроюваною тривалістю і кількістю імпульсів в серії. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Патенти на корисну модель України №№61846, 62518,63179, 65452, 76443. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач одиночної багатофазної серії Імпульсів з перенастроюваною тривалістю і кількістю імпульсів в серії (патент України на корисну модель № 65452, бюл. № 23, 2011), який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі Імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; два синхронних Dтригери зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; два елементи АБО; демультиплексор; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки першого Dтригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з виходом першого D-тригера, вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; вихід переповнювання лічильника з'єднано з першим входом другого елемента АБО, виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника і другого D-тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки лічильника у нульовий стан з'єднано з виходом другого елемента І; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз). Недолік відомого пристрою - обмежені функціональні можливості. В основу винаходу поставлено задачу удосконалення формувача одиночної багатофазної серії імпульсів з перенастроюваною тривалістю і кількістю імпульсів в серії шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач одиночної багатофазної серії імпульсів з перенастроюваною тривалістю і кількістю імпульсів в серії, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; два синхронних Dтригера зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; два елементи АБО; демультиплексор; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідної послідовності імпульсів; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з виходом першого D-тригера, вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; вихід переповнювання лічильника з'єднано з першим входом другого елемента АБО, виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника і другого D-тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки лічильника у нульовий стан з'єднано з виходом другого елемента І; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз), відповідно до виноходу, введено другий реверсивний двійковий 1 UA 106808 C2 5 10 15 20 25 30 35 40 45 50 55 60 лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, який з'єднано з другим входом другого елемента АБО І входами дозволу режиму рахування лічильників; другий вхід першого елемента АБО з'єднано з виходом другого елемента АБО; інформаційний вхід другого Dтригера з'єднано з виходом першого елемента АБО; вхід асинхронної установки у нульовий стан другого D-тригера з'єднано з загальною точкою послідовно сполучених резистора і конденсатора; прямий вихід другого D-тригера з'єднано з керуючим входом демультиплексора; інверсний вихід другого D-тригера з'єднано з другим входом першого елемента І; вхід асинхронної установки у нульовий стан другого лічильника з'єднано зі входом асинхронної установки у нульовий стан першого лічильника; тактовий вхід другого лічильника з'єднано з тактовим входом першого лічильника; вхід дозволу режиму рахування другого лічильника з'єднано з рівнем логічного нуля, входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: два реверсивні двійкові лічильники 1, 2, кожен з яких має вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід дозволу/заборони режиму лічби, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; демультиплексор 4; перший і другий двовходові елементи АБО (10, 3); перший І другий двовходові елементи І (8, 9);); перший і другий синхронної D- тригери (7, 11) зі входом R асинхронної установки у нульовий стан; резистор 5 і конденсатор 6. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9 і входом R асинхронної установки у нульовий стан D-тригера 11. Другий вхід елемента 8 з'єднано з інверсним виходом тригера 11, вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10 і інформаційним входом D тригера 11. Один з входів елемента 10 поєднаний з виходом D-тригера 7, другий - з виходом елемента 3 і входом дозволу синхронного паралельного завантаження L лічильника 1. Вихід переповнювання Р4 лічильника 1 з'єднано з першим входом елемента 3, другий вхід якого з'єднано з виходом переповнювання Р4 лічильника 2, входом Р0 дозволу/заборони режиму лічби лічильника 1 і входом L дозволу режиму паралельного завантаження лічильника 2. Вхід Ро дозволу/заборони режиму лічби лічильника 2 з'єднано з рівнем логічного нуля. Прямий вихід тригера 11 з'єднано з керуючим входом Ε демультиплексора 4, адресні входи (А0-А3) якого з'єднано з відповідними виходами (Q0-Q3) лічильника 1. Виходи демультиплексора (F0-F15) утворюють виходи формувача. Входи паралельного завантаження (D0-D3) лічильника 1 утворюють входи (d0-d3) налагодження формувача на задану кількість каналів (фаз). Входи паралельного завантаження (D0-D3) лічильника 2 утворюють входи (b0-b3) налагодження формувача на задану тривалість вихідних імпульсів. Тактові входи (С) лічильників і тригера 11 утворюють вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки в нульовий стан D-тригера 11 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 7 і лічильників 1,2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери 7, 11 і обоє лічильники переходять в нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів 7, 11 І на виходах переповнювання Р4 лічильників 1, 2, що веде до формування рівня нуля на виході елемента АБО 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня нуля на його виході, і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень нуля на входах R асинхронної установки 2 UA 106808 C2 5 10 15 20 25 30 35 40 45 50 55 тригера 11 і лічильників 1,2 у нульовий стан. Оскільки режим асинхронної установки у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан тригера 11 і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента АБО 10, а отже на вході тригера 11 та виході елемента І 9, що забезпечує рівень логічної одиниці на входах R лічильників 1, 2, знімаючи блокування нульового стану. Нульове значення сигналів з виходів переповнювання Р4 лічильників 1, 2 надходить на входи елемента АБО 3 і далі на вхід дозволу синхронного паралельного завантаження L лічильника 1, готуючи його до прийому інформації зі входів d0-d3, а нульове значення сигналу з виходу переповнювання Р4 лічильника 2 надходить на його вхід дозволу паралельного завантаження L, готуючи його до прийому інформації зі входів b0-b3. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається перехід тригера 11 в одиничний стан, що веде до формування нульового значення на його інверсному виході, переводя тригер 7 у нульовий стан, і паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи, тобто лічильник 1 переходить у стан D=d3d2d1d0, лічильник 2 переходить у стан В=b3b2b1b0, що веде до формування одиничного значення на виходах переповнення. У результаті цього лічильник 2 переходить в режим лічби, а лічильник 1 - в режим зберігання, при цьому на виходах Q3Q2Q1Q0 лічильника 1, тобто на адресних входах демультиплексора формується значення, яке дорівнює D=d3d2d1d0, що веде до формування одиничного значення на виході демультиплексора (формувача), номер якого співпадає зі значенням D, тобто на виході FD. Під час вступу другого і подальших тактових імпульсів, зміст лічильника 1 буде залишатися незмінним (рівним D=d3d2d1d0), що забезпечує незмінність одиничного значення на виході формувача, номер якого співпадає зі значенням D, а стан лічильника 2 буде зменшуватиметься на одиницю доти, поки зміст лічильника 2 не стане рівним 0, що веде до формування нульового значення на вході Р0 лічильника 1 і вході L лічильника 2, тобто лічильник 1 переходить в режим лічби, а лічильник 2 в режим завантаження, і тоді під час вступу чергового тактового імпульсу С по його фронту відбувається перехід лічильника 1 у стан d3d2d1d0-1, що веде до формування одиничного значення на виході формувача, номер якого співпадає зі значенням d3d2d1d0-1, тобто на виході на виході FD-1, лічильник 2 знову переходить у стан B=b3b2b1b0, тобто знову лічильник 2 переходить в режим лічби, а лічильник 1 - в режим зберігання. Під час вступу подальших тактових імпульсів процеси аналогічні доти, поки зміст лічильників не стане рівним 0. Оскільки у цій момент тригер 7 знаходиться у нульовому стані то на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на інформаційному вході тригера 11 і на вході та виході елемента І 9, тобто на входах R лічильників, що призведе до блокування їх нульового стану, і тоді з приходом чергового тактового імпульсу тригер 11 переїде у нульовий стан, формуючи сигнал заборони виходів демультиплексора, тобто припинення генерації. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на (D+1) його виходах (починаючи з виходу, номер якого співпадає зі значенням d3d2d1d0, і закінчується виходом з нульовим індексом – F0) генерується одиночна серія імпульсів тривалість яких визначається значенням управляючого слова В:tи=(В+1)Т, а кількість імпульсів в серії N (кількість фаз) визначається значенням управляючого слова D:N = (D+1). На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів тригера 11, середнє кільце - граф переходів лічильника 1, нижнє кільце - граф переходів лічильника 2) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження В=2, D=5 визначаючого параметри вихідної послідовності імпульсів, тобто тривалість імпульсів – tи=(В+1)Т=3Т, кількість імпульсів в серії (кількість фаз) - N=(D+1)=6. На відміну від відомого пристрою формування одиночної багатофазної серії імпульсів з перенастроюваною тривалістю і кількістю імпульсів в серії розширює функціональної можливості формувача. 3 UA 106808 C2 ФОРМУЛА ВИНАХОДУ 5 10 15 20 25 30 35 Формувач одиночної багатофазної серії імпульсів з перенастроюваною тривалістю і кількістю імпульсів в серії, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; два синхронних D-тригери зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, два елементи АБО, демультиплексор, загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І, вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан, другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з′єднано з виходом першого D-тригера, вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника, вихід переповнювання лічильника з'єднано з першим входом другого елемента АБО, виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача, тактові входи лічильника і другого D-тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора, вхід асинхронної установки лічильника у нульовий стан з'єднано з виходом другого елемента І, входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів/фаз, який відрізняється тим, що введено другий реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, який з'єднано з другим входом другого елемента АБО і входами дозволу режиму рахування лічильників, другий вхід першого елемента АБО з'єднано з виходом другого елемента АБО, інформаційний вхід другого D-тригера з'єднано з виходом першого елемента АБО, вхід асинхронної установки у нульовий стан другого D-тригера з'єднано з загальною точкою послідовно сполучених резистора і конденсатора, прямий вихід другого D-тригера з'єднано з керуючим входом демультиплексора, інверсний вихід другого D-тригера з'єднано з другим входом першого елемента І, вхід асинхронної установки у нульовий стан другого лічильника з'єднано зі входом асинхронної установки у нульовий стан першого лічильника, тактовий вхід другого лічильника з'єднано з тактовим входом першого лічильника, вхід дозволу режиму рахування другого лічильника з'єднано з рівнем логічного нуля, входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. 4 UA 106808 C2 5 UA 106808 C2 Комп’ютерна верстка Л. Бурлак Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6