Формувач одиночної багатофазної серії імпульсів з перенастроюваною тривалістю імпульсів, паузи і кількістю імпульсів в серії

Реферат: Формувач одиночної багатофазної серії імпульсів з перенастроюваною тривалістю імпульсів, паузи і кількістю імпульсів в серії містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; два елементи АБО; демультиплексор. В нього введено інвертор, другий і третій реверсивні двійкові лічильники, налагоджені на режим віднімання, які мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання. UA 85900 U (12) UA 85900 U UA 85900 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначено для формування одиночної багатофазної серії імпульсів з перенастроюваною тривалістю імпульсів, паузи і кількістю імпульсів в серії. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Патенти на корисну модель України №№ 61846, 62518,63179, 65452, 76443. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач багатофазних серії імпульсів з перенастроюваною тривалістю імпульсів, паузи і кількістю імпульсів в серії (патент на корисну модель № 65452, бюл. № 23, 2011), який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний Dтригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; два елементи АБО; демультиплексор; при цьому загальна точка послідовно сполучених резистора і конденсатора, підключених до шини живлячої напруги, з'єднана з інформаційним входом D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; вихід переповнювання лічильника з'єднано з першим входом другого елемента АБО; виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз). Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача багатофазних серії імпульсів з перенастроюваною тривалістю імпульсів, паузи і кількістю імпульсів в серії шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач багатофазних серії імпульсів з перенастроюваною тривалістю імпульсів, паузи і кількістю імпульсів в серії який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний Dтригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; два елементи АБО; демультиплексор; при цьому загальна точка послідовно сполучених резистора і конденсатора, підключених до шини живлячої напруги, з'єднана з інформаційним входом D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; вихід переповнювання лічильника з'єднано з першим входом другого елемента АБО; виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз), відповідно до корисної моделі введено інвертор, другий і третій реверсивні двійкової лічильники, налагоджені 1 UA 85900 U 5 10 15 20 25 30 35 40 45 50 55 60 на режим віднімання, які мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, при цьому вихід переповнювання другого лічильника з'єднано зі входом керування демультиплексора, входом дозволу режиму лічби третього лічильника і входом інвертора, вихід якого з'єднано зі входом першого елемента I і входом дозволу режиму лічби другого лічильника; вихід переповнювання третього лічильника з'єднано зі входами дозволу синхронного паралельного завантаження другого і третього лічильників, входом дозволу режиму лічби першого лічильника і другим входом другого елемента АБО, вихід якого з'єднано з другим входом першого елемента АБО; входи асинхронної установки у нульовий стан другого і третього лічильників з'єднано з виходом другого елемента І; тактової входи другого і третього лічильників з'єднано з тактовим входом першого лічильника; входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів; входи паралельного завантаження третього лічильника утворюють входи налагодження формувача на задану тривалість паузи. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: три реверсивні двійкові лічильники 1, 2, 3, кожен з яких має вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід дозволу/заборони режиму лічби, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; демультиплексор 4; резистор 5 і конденсатор 6; синхронний D-тригер 7, зі входом R асинхронної установки у нульовий стан; перший і другий двовходові елементи І (8, 9); перший і другий двовходові елементи АБО (10, 11); інвертор 12. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Один з входів елемента 10 поєднаний з виходом D-тригера 7, другий - з виходом елемента 11 і входом дозволу синхронного паралельного завантаження L лічильника 1. Вихід переповнювання Р4 лічильника 1 з'єднано зі входом елемента 11. Виходи розрядів (Q0-Q3) лічильника 1 з'єднано з відповідними адресними входами (А0-А3) демультиплексора 4, виходи якого утворюють виходи формувача (F0-F15). Вихід переповнювання Р4 лічильника 2 з'єднано зі входом Е керування демультиплексора 4, входом Р 0 дозволу режиму лічби лічильника 3 і входом інвертора 12, вихід якого з'єднано зі входом Р 0 дозволу режиму лічби другого лічильника 2 і з другим входом елемента 8. Вихід переповнювання Р4 лічильника 3 з'єднано зі входами L дозволу синхронного паралельного завантаження лічильників 2, 3, входом Р0 дозволу режиму лічби лічильника 1 і другим входом елемента АБО 11, вихід якого з'єднано зі входом L дозволу синхронного паралельного завантаження лічильника 1 і з другим входом елемента АБО 10. Входи R асинхронної установки у нульовий стан лічильників 1, 2, 3 з'єднано з виходом елемента І 9. Тактові входи С лічильників 1, 2, 3 утворюють вхід формувача С - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи паралельного завантаження (D0-D3) лічильника 1 утворюють входи (d0-d3) налагодження формувача на задану кількість каналів (фаз). Входи завантаження (D0-D3) лічильника 2 утворюють входи (b0-b3) налагодження формувача на задану тривалість вихідних імпульсів. Входи завантаження D0-D3 лічильника 3 утворюють входи а0-а3 налагодження формувача на задану тривалість паузи. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно тригера і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригер і лічильники переходять в нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригера і на виходах переповнювання Р4 лічильників 1, 2, 3, що веде до 2 UA 85900 U 5 10 15 20 25 30 35 40 45 50 55 формування рівня нуля на виході елементів АБО 11 і АБО 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень нуля на входах R асинхронної установки лічильників у нульовий стан. Оскільки режим асинхронної установки у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході вході елемента АБО 10 та виході елемента І 9, що забезпечує рівень логічної одиниці на входах R лічильників знімаючи блокування нульового стану. Нульове значення сигналів з виходу переповнювання Р4 лічильника 1 надходить на перший вхід елемента АБО 11, а з виходу переповнювання Р4 лічильника 3 на другий вхід елемента АБО 11 і на входи дозволу синхронного паралельного завантаження L лічильників, готуючи їх до прийому інформації з відповідних входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи, тобто лічильник 1 переходить у стан D=d3d2d1d0, лічильник 2 переходить у стан B=b3b2b1b0, лічильник 3 переходить у стан А=a3a2a1a0, що веде до формування одиничного значення на виходах переповнення лічильників і нульового значення на виході інвертора 12. У результаті цього тригер 7 переходить у нульовий стан, лічильник 2 переходить в режим лічби (віднімання), а лічильники 1, 3 в режим зберігання, при цьому на виходах Q3Q2Q1Q0 лічильника 1, тобто на адресних входах демультиплексора формується значення, яке дорівнює D=d3d2d1d0, що веде до формування одиничного значення на виході FD демультиплексора (формувача), номер якого співпадає зі значенням D. Під час вступу другого і подальших тактових імпульсів, зміст лічильника 1 буде залишатися незмінним (рівним D=d3d2d1d0), що забезпечує незмінність одиничного значення на виході формувача, номер якого співпадає зі значенням D, а зміст лічильника 2 буде зменшуватиметься на одиницю доти, поки зміст лічильника 2 не стане рівним 0, що веде до формування нульового значення на вході Е демультиплексора, вході Р0 лічильника 3 і одиничного значення на вході Р0 лічильника 2, тобто відбувається заборона виходів демультиплексора (формування нульового значення на його виходах), лічильник 3 переходить в режим лічби (віднімання), лічильник 2 - в режим зберігання, режим зберігання лічильника 1 залишиться незмінним. І тоді під час вступу наступних тактових імпульсів зміст лічильника 3 буде зменшуватися, а стан лічильників 1, 2 і демультиплексора залишатися незмінним доти, поки зміст лічильника 3 не стане рівним 0, що веде до переходу лічильників 2, 3 у режим паралельного завантаження, а лічильника 1 у режим лічби (віднімання). Під час вступу наступного тактового імпульсу знову відбувається паралельне завантаження лічильників 2, 3 значеннями сигналів, що подаються на відповідні входи, тобто лічильник 3 переходить у стан А=a3a2a1a0, лічильник 2 переходить у стан B=b3b2b1b0, а зміст лічильника 1 зменшиться на одиницю. У результаті цього лічильник 2 переходить в режим лічби (віднімання), а лічильники 1, 3 в режим зберігання, при цьому на виходах Q3Q2Q1Q0 лічильника 1, тобто на адресних входах демультиплексора, формується значення, яке дорівнює (d3d2d1d0-1), що веде до формування одиничного значення на виході FD-1, демультиплексора (формувача), номер якого співпадає зі значенням (D-1), тобто виході FD-1. Під час вступу подальших тактових імпульсів, зміст лічильника 1 буде залишатися незмінним (рівним (d3d2d1d0-1)), що забезпечує незмінність одиничного значення на виході FD-1, а зміст лічильника 2 буде зменшуватиметься на одиницю доти, поки зміст лічильника 2 не стане рівним 0, що веде до формування нульового значення на вході Е демультиплексора, вході Р0 лічильника 3 і одиничного значення на вході Р0 лічильника 2, тобто відбувається заборона виходів демультиплексора (формування нульового значення на його виходах), лічильник 3 переходить в режим лічби (віднімання), лічильник 2 - в режим зберігання, режим зберігання лічильника 1 залишиться незмінним. І тоді під час вступу наступних тактових імпульсів зміст лічильника 3 буде зменшуватися, а стан лічильників 1, 2 і демультиплексора залишатися незмінним до тих пір, зміст лічильника 3 не стане рівним 0, що веде до переходу лічильників 2, 3 у режим паралельного завантаження, а лічильника 1 у режим лічби (віднімання). Надалі процеси аналогічні, доти, поки зміст усіх лічильників не стане рівним 0, на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, 3 UA 85900 U 5 10 15 обумовлюючи рівень логічного нуля на вході та виході елемента І 9, тобто на входах R лічильників, що призведе до блокування їх нульового стану, тобто припинення генерації. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на D+1 його виходах (починаючи з виходу FD, номер якого співпадає зі значенням d3d2d1d0, і закінчується виходом з нульовим індексом - F0) генерується одиночна серія імпульсів тривалість яких визначається значенням управляючого слова В: tи=ВТ, тривалість паузи значенням управляючого слова А: tп=(А+1)Т, кількість імпульсів в серії N (кількість фаз) визначається значенням управляючого слова D: N=(D+1). Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів лічильника 1, середнє кільце - граф переходів лічильника 2, нижнє кільце - граф переходів лічильника 3) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження А=3, В=2, D=3 визначаючого параметри вихідної послідовності імпульсів, тобто тривалість імпульсів: tи=BT=2T, тривалість паузи: tп=(А+1)Т=4Т; кількість імпульсів в серії (кількість фаз): N=(D+1)=4. На відміну від відомого пристрою формування одиночної багатофазної серії імпульсів з перенастроюваною тривалістю імпульсів, паузи і кількістю імпульсів в серії розширює функціональної можливості формувача. 20 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 Формувач одиночної багатофазної серії імпульсів з перенастроюваною тривалістю імпульсів, паузи і кількістю імпульсів в серії, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; два елементи АБО; демультиплексор; при цьому загальна точка послідовно сполучених резистора і конденсатора, підключених до шини живлячої напруги, з'єднана з інформаційним входом D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; вихід переповнювання лічильника з'єднано з першим входом другого елемента АБО; виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактової входи лічильника утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз), який відрізняється тим, що в нього введено інвертор, другий і третій реверсивні двійкові лічильники, налагоджені на режим віднімання, які мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, при цьому вихід переповнювання другого лічильника з'єднано зі входом керування демультиплексора, входом дозволу режиму лічби третього лічильника і входом інвертора, вихід якого з'єднано зі входом першого елемента І і входом дозволу режиму лічби другого лічильника; вихід переповнювання третього лічильника з'єднано зі входами дозволу синхронного паралельного завантаження другого і третього лічильників, входом дозволу режиму лічби першого лічильника і другим входом другого елемента АБО, вихід якого з'єднано з другим входом першого елемента АБО; входи асинхронної установки у нульовий стан другого і третього лічильників з'єднано з виходом другого елемента І; тактові входи другого і третього лічильників з'єднано з тактовим входом першого лічильника; входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів; входи паралельного завантаження третього лічильника утворюють входи налагодження формувача на задану тривалість паузи. 4 UA 85900 U 5 UA 85900 U Комп’ютерна верстка А. Крижанівський Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6