Формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює п’яти

Реферат: Формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює п'яти, містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора. Додатково введено: третій і четвертий елементи І; елемент АБО-НІ; перший, другий і третій синхронні DLтригери зі входом асинхронної установки у нульовий стан. UA 112926 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ ІМПУЛЬСІВ З ПРОГРАМОВАНОЮ ТРИВАЛІСТЮ І ФІКСОВАНОЮ ШПАРУВАТІСТЮ, ЯКА ДОРІВНЮЄ П'ЯТИ UA 112926 U UA 112926 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює п'яти. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. Авторське свідоцтво СРСР №354544. - Бюлетень винаходів. №30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Відомі формувачі періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю (патенти України на корисну модель, 61886, 62517, 62520, 62522, 62525). Недоліком цих пристроїв є складність структури, технології їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників, а також двійкового суматора. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює п'яти (патент України на корисну модель 62519), що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому, вихід переповнювання першого лічильника, з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильників у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід Dтригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника, утворюють входи програмування формувача на задану тривалість вихідних імпульсів. Недолік відомого пристрою складність структури, технології його виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильники, а також двійкового суматора. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює п'яти, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності імпульсів з програмованою тривалістю фіксованою шпаруватістю, яка дорівнює п'яти, що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому, вихід переповнювання першого лічильника, з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента 1 з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильників у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника, утворюють входи програмування формувача на задану тривалість вихідних імпульсів, відповідно до корисної моделі введено: третій і четвертий 1 UA 112926 U 5 10 15 20 25 30 35 40 45 50 55 60 елементи І; елемент АБО-НІ; перший, другий і третій синхронної DL-тригери зі входом асинхронної установки у нульовий стан, яки утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 000-001-011-110-100-000 - (0-1 -3-6-А-0), при цьому, прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, прямий вихід другого DL-тригера з'єднано зі входом D третього DL-тригера; інверсні виходи другого і третього DL-тригерів з'єднано зі входами третього елемента І, вихід якого з'єднано зі входом D першого DL-тригера; інверсні виходи першого і третього DL-тригерів з'єднано зі входами четвертого елемента І, вихід якого, утворюючи вихід формувача, з'єднано з другим входом першого елемента АБО; третій вхід четвертого елемента І з'єднано з виходом переповнення першого лічильника і входом інвертора, вихід якого з'єднано з першим входом елемента АБО-НІ; вихід елемента АБО-НІ з'єднано зі входами L DL-тригерів; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника і з другим входом елемента АБО-НІ. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживчої потужності і зниження вартості. На фіг. 1 приведена принципова схема формувача. Формувач містить: перший реверсивний двійковий лічильник (1), налагоджений на режим віднімання, який має вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід дозволу режиму рахування Р0, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; синхронний D-тригер (2) зі входом асинхронної установки у нульовий стан; перший (3), другий (4) і третій (5) синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 000-001-011-110-100-000 - (0-1 -3-6-4—0); перший (6), другий (7), третій (8) і четвертий (9) елементи І; перший (10) і другий (11) елементи АБО; елемент АБО-НІ (12); інвертор (13) ланцюжок, що складається з послідовно з'єднаних резистора (14) і конденсатора (15). Прямий вихід тригера 3 з'єднано зі входом D тригера 4, прямий вихід тригера 4 з'єднано зі входом D тригера 5. Інверсної виходи тригерів 4, 5 з'єднано зі входами елемента 8, вихід якого з'єднано зі входом D тригера 3. Інверсні виходи тригерів 3, 5 з'єднано зі входами елемента 9, вихід якого утворюючи вихід формувача F, з'єднано зі входом елемента 10. Третій вхід елемента 9 з'єднано з виходом переповнення лічильника 1 і входом інвертора 13, вихід якого з'єднано з першим входом елемента 12. Вихід елемента 12 з'єднано зі входами L тригерів 3, 4, 5, Виходи другого (О 1), третього (Q2) і четвертого (Q3) розрядів лічильника 1 з'єднано зі входами елемента 11, вихід якого з'єднано з другим входом елемента 12 і входом L лічильника 1. Загальна точка послідовно сполучених резистора 14 і конденсатора 15 з'єднана зі входом D тригера 2, входом елемента 6 і входом елемента 7, вихід якого з'єднано зі входами асинхронної установки у нульовий стан першого і другого лічильників. Другий вхід елемента 6 утворює вхід зупинки (Stop) формування вихідних імпульсів. Вихід елемента 6 з'єднано зі входом асинхронної установки тригера 2 у нульовий стан. Входи D3D2D1D0 паралельного завантаження лічильника 1 утворюють входи b3b2b, b0 програмування формувача на задану тривалість імпульсів на виході. Тактові входи С лічильника 1 і DL-тригерів сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів С з виходу зовнішнього генератора. Тактовий вхід С тригера 2 утворює вхід запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 14 і конденсатора 15, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6 та 7, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан лічильника 1 і тригерів 3,4,5. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригери і лічильник 1 переходять у нульовий стан, формуючи рівень логічного нуля на прямих виходах і на виході переповнювання Р 4 лічильника 1, на прямих виходах DL-тригерів, на виході елемента 11, на вході дозволу синхронного завантаження лічильника 1, одиничне значення на виході інвертора, нульове 2 UA 112926 U 5 10 15 20 25 30 35 40 45 50 55 60 значення на виході елемента 12 і на виході елемента 9 (на виході формувача), що веде до формування рівня логічного нуля на виході елемента 10, який з'єднаний зі входом елемента7, що забезпечує підтвердження рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 15, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника 1 і DL-тригерів. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 7 (а отже, і на його виході) зберігатиметься рівень нуля, нульовий стан лічильника і DL-тригерів і нульове значення на виході формувача залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на вхід С тригера 2 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 10, а отже, на вході та виході елемента 7, що забезпечує рівень логічної одиниці на входах R лічильника і DLтригерів, знімаючи блокування, у результаті чого лічильник 1 переходить у режим готовності до прийому інформації зі входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3-D0, що веде до формування одиничного значення на виході переповнення лічильника 1, на виході елемента 11, що веде до заборони режиму завантаження і дозволу режиму лічби (віднімання) лічильника 1. Оскільки нульове значення на виході елемента 12 залишилось незмінним, то нульовий стан DLтригерів також не змінився, тобто не змінилося одиничне значення на інверсних виходах DL тригерів (на входах елемента 9). У результаті цього переходу починається формування одиничного значення на виході елемента 9, тобто на виході формувача. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 буде зменшуватиметься, а стан DL -тригерів залишиться незмінним, тобто залишиться незмінним одиничне значення на інверсних виходах DL -тригерів і на виході формувача до тих пір, поки зміст лічильника 1 не стане рівним 0001. У результаті цього переходу на виході елемента 11 і на вході L лічильника 1 формується рівень логічного нуля, а на виході елемента 12 формується рівень логічної одиниці, що веде до переходу лічильника 1 в режим завантаження, а лічильника 2 (DL -тригерів) - в режим переходу у наступний стан, і тоді під час вступу наступного тактового імпульсу по його фронту знову відбувається паралельне завантаження лічильника 1 значеннями сигналів l^b^b, ,, які подаються на відповідні входи D3-D0, а перший DL -тригер переходить в одиничний стан, що веде формування одиничного значення на виході елемента 11 (на вході L лічильника 1) і нульового значення на виході елемента 9, тобто на виході формувача, що знову веде до заборони режиму завантаження, дозволу режиму лічби (віднімання) лічильника 1 і забороні переходу DL -тригерів. Під час вступу подальших тактових імпульсів процеси аналогічні (проілюстровано на графах переходів - фіг. 2 і на часових діаграмах - фіг. 3). Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході формувача генерується періодична послідовність імпульсів з програмованою тривалістю, яка визначається значенням управляючого слова В – tи = ВТ і фіксованою шпаруватістю, яка дорівнює п'яти. Зупинка процесу формування послідовності імпульсів на виході формувача здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), який формує нульовий рівень сигналу на вході R асинхронної установки D- тригера 2, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників. Якщо у момент вступу першого тактового імпульсу після подачі імпульсу Stop другий лічильник (DL -тригери) знаходитиметься у стані, відмінному від нульового, то при переході тригера 2 у нульовий стан на входах елемента 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 7 (на входах установки у нульовий стан лічильника 1 і DL -тригерів), що призведе до припинення процесу генерації. Якщо у момент вступу перший і другий лічильник знаходитиметься у нульовому стані, яке характеризується рівнем логічної одиниці на їх інверсних виходах і на виході формувача, з'єднаного зі входом елемента 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 7. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 15, який зарядився при включенні 3 UA 112926 U 5 10 15 20 джерела живлення, то на виході елемента 7, а отже, і на входах R лічильника 1 і DL -тригерів буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших тактових імпульсів, коли відбуватиметься перехід DL -тригера 3 в одиничний стан, на його інверсному виході і на виході елемента 9 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виходах і на виходах елементів 10, 7, що приведе до блокування нульового стану лічильника і DL -тригерів, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів лічильника 1, нижнє - граф переходів циклічного пристрою (другого лічильника), середнє кільце - значення сигналу на виході формувача) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - часові діаграми, що ілюструють роботу для варіанту програмування В=3, визначаючого параметри вихідної послідовності імпульсів тривалість імпульсів дорівнює 3Т, тривалість паузи між імпульсами дорівнює 12Т, шпаруватість імпульсів дорівнює п'яти. На відміну від відомого пристрою заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживчої потужності і зниження вартості. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 Формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює п'яти, що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другийдвовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому, вихід переповнювання першого лічильника, з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильників у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника, утворюють входи програмування формувача на задану тривалість вихідних імпульсів, який відрізняється тим, що введено: третій і четвертий елементи І; елемент АБО-НІ; перший, другий і третій синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 000-001-011-110100-000-(0-1-3-6-4-0), при цьому прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, прямий вихід другого DL-тригера з'єднано зі входом D третього DL-тригера; інверсні виходи другого і третього DL-тригерів з'єднано зі входами третього елемента І, вихід якого з'єднано зі входом D першого DL-тригера; інверсні виходи першого і третього DL-тригерів з'єднано зі входами четвертого елемента І, вихід якого (вихід формувача) з'єднано з другим входом першого елемента АБО; третій вхід четвертого елемента І з'єднано з виходом переповнення першого лічильника і входом інвертора, вихід якого з'єднано з першим входом елемента АБО-НІ; вихід елемента АБО-НІ з'єднано зі входами L DL-тригерів; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу режиму паралельного завантаження першого лічильника і з другим входом елемента АБО-НІ. 4 UA 112926 U 5 UA 112926 U Комп’ютерна верстка Л. Ціхановська Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6