Формувач періодичної послідовності імпульсів з програмованою тривалістю, шпаруватістю і затримкою початку формування відносно стартового імпульсу

Реферат: Формувач періодичної послідовності імпульсів з програмованою тривалістю, шпаруватістю і затримкою початку формування відносно стартового імпульсу, належить до імпульсної, обчислювальної і вимірювальної техніки. Винахід містить: перший і другий реверсивні двійкові лічильники, налагоджені на режим віднімання, що має вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; значення сигналів на входах завантаження першого лічильника визначають тривалість імпульсів на виході; значення сигналів на входах завантаження другого лічильника визначають тривалість паузи між імпульсами на виході; підсумовувальний (третій) лічильник; компаратор, перша група входів якого з'єднана з виходами третього лічильника, а значення сигналів на входах другої групи визначають тривалість затримки початку формування; стартостопний пристрій, що містить синхронний Dтригер зі входом асинхронної установки у нульовий стан, який забезпечує запуск і зупинку формування імпульсів на виході. Винахід поширює області застосування формувача і його функціональних можливостей. UA 114985 C2 (12) UA 114985 C2 UA 114985 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід належить до імпульсної техніки і призначено для формування періодичної послідовності імпульсів з програмованою тривалістю, шпаруватістю і затримкою початку формування відносно стартового імпульсу. Відомі формувачі, що містять кварцовий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Недолік відомих пристроїв обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Відомі формувачі періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю (патенти України на корисну модель, 61886, 62517, 62520, 62522, 62525). Недоліком пристроїв є складність структури, технології їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників, а також двійкового суматора. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності імпульсів з програмованою тривалістю, шпаруватістю і затримкою початку формування відносно стартового імпульсу (патент України на корисну модель 62519), що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий реверсивні двійкові лічильники, налагоджені на режим віднімання, що мають вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому, вихід переповнювання першого лічильника з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильників у нульовий стан; тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження першого лічильника, утворюють входи програмування формувача на задану тривалість вихідних імпульсів. Недолік відомого пристрою обмежені функціональні можливості. В основу винаходу поставлено задачу удосконалення формувача періодичної послідовності імпульсів з програмованою тривалістю, шпаруватістю і затримкою початку формування відносно стартового імпульсу шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності імпульсів з програмованою тривалістю, шпаруватістю і затримкою початку формування відносно стартового імпульсу, що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий реверсивні двійкові лічильники, налагоджені на режим віднімання, що мають вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильників у нульовий стан; тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження першого лічильника, утворюють входи програмування формувача на задану тривалість вихідних імпульсів, відповідно до винаходу введено: підсумовувальний лічильник зі входом дозволу режиму лічби, входом асинхронної установки у 1 UA 114985 C2 5 10 15 20 25 30 35 40 45 50 55 60 нульовий стан, тактовим входом; компаратор зі входом дозволу сигналу на виході; третій, четвертий і п'ятий елементи АБО; елемент АБО-НІ, при цьому, вихід першого розряду першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано з першим входом третього елемента АБО; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника і з другим входом третього елемента АБО; вихід третього елемента АБО з'єднано зі входом дозволу режиму лічби другого и третього лічильників і першим входом четвертого елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження другого лічильника; другий вхід четвертого елемента АБО з'єднано з виходом переповнення другого лічильника і першим входом п'ятого елемента АБО, вихід якого з'єднано зі входом асинхронної установки у нульовий стан третього лічильника; другий вхід п'ятого елемента АБО з'єднано з виходом чотиривходового елемента АБО-НІ, входи якого з'єднано з виходами третього лічильника и першою групою входів компаратора, вихід якого утворює вихід формувача; друга група входів компаратора утворює входи програмування формувача на задану затримку початку формування імпульсі з на виході формувача; вхід дозволу сигналу на виході компаратора з'єднано з виходом переповнення першого лічильника; входи паралельного завантаження другого лічильника утворюють входи програмування формувача на задану шпаруватість імпульсів на виході; тактовий вхід третього лічильника з'єднано зі входом формувача. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. На фіг. 1 наведена принципова схема формувача. Формувач містить: перший (1) і другий (2) реверсивні двійкової лічильники, налагоджені на режим віднімання, які мають вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L i входи подачі даних D0-D3, вхід дозволу лічби Р0, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; підсумувовальний лічильник (3) зі входом дозволу режиму лічби, входом асинхронної установки у нульовий стан, тактовим входом; синхронний D-тригер (4) зі входом асинхронної установки у нульовий стан; компаратор (5) зі входом дозволу (Е) сигналу на виході; перший (6), другий (7), третій (8), четвертий (9) і п'ятий (10) елементи АБО; елемент АБО-НІ (11); перший (12) і другий (13) елементи І; інвертор (14); ланцюжок, що складається з послідовно з'єднаних резистора (15) і конденсатора (16), підключеного до джерела живлення (+Е). Загальна точка послідовно сполучених резистора 15 і конденсатора 16 з'єднана з інформаційним входом тригера 4, зі входами елементів 12, 13. Другий вхід елемента 12 утворює вхід подачі імпульсів зупинки (Stop) формування імпульсів· на виходи формувача. Вихід елемента 12 з'єднано зі входом асинхронної установки D-тригера у нульовий стан. Вихід D-тригера (Q) з'єднано з першим входом елемента 6, вихід якого з'єднано з другим входом елемента 13. Вихід елемента 13 з'єднано зі входом асинхронної установки у нульовий стан лічильників 1, 2. Вихід першого розряду (Q0) лічильника 1 з'єднано зі входом інвертора, вихід якого з'єднано з першим входом елемента 8. Виходи другого (Q1) третього (Q2) і четвертого (Q3) розрядів лічильника 1 з'єднано зі входами елемента 7, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження лічильника 1 і з другим входом елемента 8. Вихід переповнення лічильника 1 з'єднано зі входом (Е) дозволу сигналу на виході компаратора 5. Вихід елемента 7 з'єднано зі входом дозволу режиму лічби Р0 лічильників 2, 3 і першим входом елемента 9, вихід якого з'єднано зі входом L дозволу режиму синхронного паралельного завантаження лічильника 2. Другий вхід елемента 9 з'єднано з виходом переповнення лічильника 2 і першим входом елемента 10, вихід якого з'єднано зі входом асинхронной установки у нульовий стан лічильника 3. Другий вхід елемента 10 з'єднано з виходом чотиривходового елемент АБО-НІ 11, входи якого з'єднано з виходами Q0, Q1, Q2, Q3 лічильника 3 і першою групою входів (А0, А1, А2, А3) компаратора 5, вихід якого утворює вихід формувача F. Друга група входів компаратора (В0, В1, В2, В3) утворює входи (k0, k1, k2, k3) програмування формувача на задану затримку (t3) початку формування імпульсів на виході формувача. Входи паралельного завантаження (D0, D1, D2, D3) лічильника 1 утворюють входи b0, b1, b2, b3 програмування формувача на задану тривалість імпульсів на виході. Входи паралельного завантаження (D0, D1, D2, D3) лічильника 2 утворюють входи d0, d1, d2, d3 програмування формувача на задану шпаруватість імпульсів на виході. З'єднаної тактової входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів С з виходу зовнішнього генератора. Тактовий вхід С тригера 4 утворює вхід запуску (Start) формування вихідних імпульсів. 2 UA 114985 C2 5 10 15 20 25 30 35 40 45 50 55 Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 15 і конденсатора 16, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 12 та 13, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R лічильників 1, 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригери і лічильники 1, 2, 3 переходять у нульовий стан, формуючи рівень логічного нуля на прямих виходах і на виходах переповнювання Р4 лічильників 1, 2, на виході елемента 7, на вході дозволу синхронного завантаження лічильника 1, одиничне значення на виході інвертора 13, на виходах елементів 9, 10. Нульове значення з виходу переповнення лічильника 1, яке надходить на вхід Ε компаратора, формує нульове значення на його виході (на виході формувача), що веде до формування рівня логічного нуля на виході елемента 6, який з'єднаний зі входом елемента 13, що забезпечує підтвердження рівня логічного нуля на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 16, формуючи рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 13 (а отже і на його виході) зберігатиметься рівень нуля, нульовий стан лічильників і нульове значення на виході формувача залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на вхід С тригера 4 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 6, а отже на вході та виході елемента 13, що забезпечує рівень логічної одиниці на входах R лічильників, знімаючи блокування нульового значення, у результаті чого лічильник 1 переходить у режим готовності до прийому інформації зі входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3-D0, що веде до формування одиничного значення на виході переповнення лічильника 1 (дозволу значення сигналу на виході формувача), одиничного значення на виході елемента 7, до заборони режиму завантаження і дозволу режиму лічби (віднімання) лічильника 1. Оскільки нульове значення на виходах елементів 8, 9 залишилось незмінним, то нульовий стан лічильників 2, 3 залишається незмінним. Значення сигналу F на виході формувача залежить від результату порівняння значень А=Q3Q2Q1Q0 і В=k0k1k2k3. Якщо А=В, на виході формується рівень логічної одиниці, у протилежному випадку - рівень логічного нуля. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 буде зменшуватиметься, а нульовий стан лічильників 2, 3 і значення сигналу F залишається незмінним доти, поки зміст лічильника 1 не стане рівним 0001. У результаті цього переходу на виходах елементів 7, 8, 9, на входах L лічильників 1, 2 і на вході Р0 лічильника 3 формується рівень логічного нуля, що веде до переходу лічильника 1, 2 в режим завантаження, а лічильника 3 - в режим лічби, і тоді під час вступу наступного тактового імпульсу по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів В=b3b2b1b0. На виході переповнення лічильника 1 формується рівень логічної одиниці, що веде до переходу його в режим лічби. Відбувається паралельне завантаження лічильника 2 значеннями сигналів D=d3d2d1d0, які подаються на їх входи. Лічильник 3 переходить у стан 0001. І знову значення сигналу F на виході формувача залежить від результату порівняння значень А=Q3Q2Q1Q0 і В=k3k2k1k0. Якщо А=В, на виході формується рівень логічної одиниці, у протилежному випадку - рівень нуля. Під час вступу подальших тактових імпульсів процеси аналогічні (проілюстровано на графах переходів - фіг. 2 і на часових діаграмах - фіг. 3). Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача послідовності імпульсів з періодом Τ на виході формувача генерується періодична послідовність імпульсів з програмованою шпаруватістю, яка визначається значенням управляючого слова D=d3d2d1d0 (дорівнює D+1), програмованою тривалістю імпульсів (tи), яка визначається значенням управляючого слова B=b3b2b1b0: tи=В, і затримкою (tз) початку формування відносно стартового імпульсу, значення якої визначається значенням управляючого слова K=k3k2k1k0: ВКТ