Формувач одиночних пачок з програмованою тривалістю імпульсів і паузи, кількістю імпульсів в пачці і затримкою їх відносно стартового

Завантажити PDF файл.

Формула / Реферат

Формувач одиночних пачок з програмованою тривалістю імпульсів і паузи, кількістю імпульсів в пачці і затримкою їх відносно стартового, який містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І, який сполучений з виходом елемента АБО, один з входів якого поєднаний з виходом переповнювання другого лічильника, другий вхід елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, який відрізняється тим, що в нього введено оперативний запам'ятовувальний пристрій, виконаний за схемою регістрового файлу з незалежним записом і зчитуванням, який має шину даних, яка утворює входи програмування формувача на задані часові параметри імпульсів в пачці, адресну шину запису, вхід дозволу запису, адресну шину зчитування, вхід дозволу зчитування, вхід асинхронної установки у нульовий стан, при цьому виходи запам'ятовувального пристрою поєднано з відповідними входами паралельного завантаження першого лічильника, адресна шина зчитування поєднана з відповідними виходами другого лічильника, вхід дозволу зчитування з'єднано з виходом переповнювання першого лічильника, з його входом дозволу синхронного паралельного завантаження і зі входом дозволу режиму лічби другого лічильника, вихід переповнювання другого лічильника з'єднано з його входом дозволу синхронного паралельного завантаження, вхід асинхронної установки у нульовий стан запам'ятовувального пристрою з'єднано з загальною точкою послідовно сполучених резистора і конденсатора, другий вхід першого елемента І з'єднано з виходом інвертора, входи даних паралельного завантаження другого лічильника утворюють входи програмування формувача на задану кількість імпульсів в пачці і затримку їх відносно стартового імпульсу.

Текст

Реферат: Формувач одиночних пачок з програмованою тривалістю імпульсів і паузи, кількістю імпульсів в пачці і затримкою їх відносно стартового містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено оперативний запам'ятовувальний пристрій, виконаний за схемою регістрового файлу з незалежним записом і зчитуванням, який має шину даних, яка утворює входи програмування формувача на задані часові параметри імпульсів в пачці, адресну шину запису, вхід дозволу запису, адресну шину зчитування, вхід дозволу зчитування, вхід асинхронної установки у нульовий стан. UA 72148 U (54) ФОРМУВАЧ ОДИНОЧНИХ ПАЧОК З ПРОГРАМОВАНОЮ ТРИВАЛІСТЮ ІМПУЛЬСІВ І ПАУЗИ, КІЛЬКІСТЮ ІМПУЛЬСІВ В ПАЧЦІ І ЗАТРИМКОЮ ЇХ ВІДНОСНО СТАРТОВОГО UA 72148 U UA 72148 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування одиночних пачок з програмованою тривалістю імпульсів і паузи, кількістю імпульсів в пачці і затримкою їх відносно стартового. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач одиночних пачок з програмованою тривалістю імпульсів і паузи, кількістю імпульсів в пачці і затримкою їх відносно стартового (патент України на корисну модель № 53542, бюл. № 19, 2010), який містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом елемента АБО, один з входів якого поєднаний з виходом переповнювання другого лічильника, другий вхід елемента АБО сполучений з виходом Dтригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора. Недолік відомого пристрою - обмежені функціональні можливості. У основу корисної моделі поставлено задачу удосконалення формувача одиночних пачок з програмованою тривалістю імпульсів і паузи, кількістю імпульсів в пачці і затримкою їх відносно стартового, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, забезпечити розширення функціональних можливостей. Поставлена задача вирішується тим, що в формувач одиночних пачок з програмованою тривалістю імпульсів і паузи, кількістю імпульсів в пачці і затримкою їх відносно стартового, який містить два реверсивні двійкові лічильники, налагоджених на режимвіднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом елемента АБО, один з входів якого поєднаний з виходом переповнювання другого лічильника, другий вхід елемента АБО сполучений з виходом Dтригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, відповідно до корисної моделі, введено оперативний запам'ятовувальний пристрій, виконаний за схемою регістрового файлу з незалежним записом і зчитуванням, який має шину даних, яка утворює входи програмування формувача на задані часові параметри імпульсів в пачці, адресну шину запису, вхід дозволу запису, адресну шину зчитування, вхід дозволу 1 UA 72148 U 5 10 15 20 25 30 35 40 45 50 55 60 зчитування, вхід асинхронної установки у нульовий стан, при цьому виходи запам'ятовувального пристрою поєднано з відповідними входами паралельного завантаження першого лічильника, адресна шина зчитування поєднано з відповідними виходами другого лічильника, вхід дозволу зчитування з'єднано з виходом переповнювання першого лічильника, з його входом дозволу синхронного паралельного завантаження і зі входом дозволу режиму лічби другого лічильника, вихід переповнювання другого лічильника з'єднано з його входом дозволу синхронного паралельного завантаження, вхід асинхронної установки у нульовий стан запам'ятовувального пристрою з'єднано з загальною точкою послідовно сполучених резистора і конденсатора, другий вхід першого елемента І з'єднано з виходом інвертора, входи даних паралельного завантаження другого лічильника утворюють входи програмування формувача на задану кількість імпульсів в пачці і затримку їх відносно стартового імпульсу. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - розширення області застосування і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: два реверсивні двійкові лічильники 1, 2, кожен з яких має вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі даних Do-D3, вхід дозволу режиму лічби Р0, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; оперативний запам'ятовувальний пристрій 10, виконаний за схемою регістрового файлу з незалежним записом і зчитуванням, який має чотирирозрядну шину даних DI, яка утворює входи програмування формувача на задані часові параметри імпульсів в пачці, восьмирозрядну адресну шину запису AW, вхід дозволу запису WR, восьмирозрядну адресну шину зчитування AR, вхід дозволу зчитування RD, вхід асинхронної установки у нульовий стан R; двовходовий елемент АБО 8; інвертор 9; два двовходових елементи І 6, 7; ланцюжок, що складається з послідовно з'єднаних резистора 3 і конденсатора 4; стартостопний пристрій, який містить синхронний D-тригер 5 з входом асинхронної установки в нульовий стан R, при цьому загальна точка послідовно сполучених резистора 3 і конденсатора 4 сполучена з інформаційним входом D-тригера 5, з одним входом елемента 6, з одним входом елемента 7 і зі входом асинхронної установки у нульовий стан запам'ятовувального пристрою 10. Другий вхід елемента 6 з'єднано з виходом переповнювання Р4 лічильника 1, вихід елемента 6 сполучений з входом асинхронної установки D-тригера 5 у нульовий стан; другий вхід елемента 7, який сполучений з виходом елемента 8, один з входів якого поєднаний з виходом переповнювання Р 4 лічильника 2, а другий - з виходом D-тригера 5. Вихід елемента 7 з'єднано зі входами асинхронної установки у нульовий стан лічильників 1, 2. Виходи запам'ятовувального пристрою 9 поєднано з відповідними входами D3D2D1D0 паралельного завантаження лічильника 1, адресну шину зчитування AR7-AR0 поєднано з відповідними виходами Q7-Q0 лічильника 2, вхід RD дозволу зчитування з'єднано з виходом переповнювання Р4 лічильника 1, з його входом дозволу синхронного паралельного завантаження L, зі входом інвертора 9 і зі входом дозволу режиму лічби Р0 лічильника 2. Вихід інвертора 9 з'єднано з другим входом елемента І 6. Вихід переповнювання Р4 лічильника 2 з'єднано з його входом дозволу синхронного паралельного завантаження L. Входи даних паралельного завантаження D7-D0 лічильника 2 утворюють входи програмування формувача на задану кількість імпульсів в пачці. Тактові входи С лічильників 1, 2 сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 5 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Вихід переповнювання Р4 лічильника 1 утворює вихід формувача F. Аналіз роботи формувача розглянемо на прикладі формування заданої періодичної послідовності імпульсів. Граф переходів формувача (фіг. 2) ілюструє процес формування заданої послідовності, що складається з двох кілець (верхнє кільце - граф переходів лічильника 2, нижнє кільце - граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану лічильників. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 3 і конденсатора 4, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан запам'ятовувального пристрою 10 і входах елементів 6 та 7, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки у нульовий стан відповідно D-тригера 5, лічильників 1, 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела 2 UA 72148 U 5 10 15 20 25 30 35 40 45 50 55 живлення D-тригер 5, запам'ятовувальний пристрій 10 і обоє лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виході Q тригера 5 і на виходах переповнювання Р4 лічильників 1, 2, що веде до формування рівня логічного нуля на виході елемента АБО 8, вихід якого з'єднаний зі входом елемента І 7, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 5, що забезпечує рівень логічного нуля на входах R асинхронної установки лічильників 1, 2 в нульовий стан. Оскільки режим асинхронної установки лічильників в нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 7 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишатиметься незмінним. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, згідно з аналізом графа переходів формувача, визначається кількість і значення станів другого лічильника, тобто по суті визначаються номери (адреси), до яких буде здійснюватися обертання у процесі роботи формувача. З приведеного графа видно, що кількість станів (адресів) дорівнює 13 (0, 12, 11, 10, 9, 8, 7, 6, 5, 4, 3, 2, 1). При програмуванні в чарунки пам'яті, номери (адреси) яких визначаються станом лічильника 2, попереднього початку тактів формування одиничних значень вихідних імпульсів, записується значення, яке дорівнює кількості тактів, визначаючих тривалість формованих імпульсів. У даному випадку у чарунку з адресою, рівною одинадцяти, записується значення, яке дорівнює 2, у чарунку з адресою, рівною 6, записується значення, яке дорівнює 3, і у чарунку з адресою, рівною 2, записується значення, яке дорівнює 1. Нульові значення в останніх чарунках пам'яті залишаються незмінними. Після проведеного програмування виконується запускання. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 5 по його фронту тригер переходить в одиничний стан (Q=l), формуючи рівень логічної одиниці на виході елемента АБО 8, а отже на вході та виході елемента І 7, що забезпечує рівень логічної одиниці на входах R лічильників 1, 2, знімаючи блокування. Нульове значення сигналу з виходу переповнювання Р 4 лічильника 1 надходить на його вхід дозволу синхронного паралельного завантаження L, готуючи його до прийому інформації зі входів D0-D3 і на вхід дозволу зчитування RD запам'ятовувального пристрою 10, що забезпечує формування на його виході значення, записаного в чарунку з нульовою адресою, тобто нуля. Нульове значення сигналу з виходу переповнювання Р4 лічильника 2 надходить на його вхід дозволу паралельного завантаження L, готуючи його до прийому інформації зі входів D0-D7, на яких виставлено значення 12, яке зображено в двійковій системі. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів з виходів запам'ятовувального пристрою 10 DO0-DO3, що подаються на відповідні входи D0-D3 лічильника 1, тобто нульовий стан лічильник 1 не зміниться, і паралельне завантаження лічильника 2 значеннями сигналів D0-D7, тобто лічильник 2 переходить у стан 12. У результаті цього переходу сигнал на виході переповнювання лічильника 2 дорівнює рівню логічної одиниці, що веде до заборони паралельного завантаження і дозволу режиму лічби, тобто лічильник 2 перейде у режим віднімання, а лічильник 1 залишається у режимі паралельного завантаження. Під час вступу другого тактового імпульсу зміст лічильника 2 зменшуватиметься на одиницю, а стан лічильника 1 залишатися незмінним (рівним 0). Під час вступу третього тактового імпульсу лічильник 2 перейде у стан, який дорівнює десяти, а лічильник 1 у стан, який дорівнює двом. У результаті цього переходу сигнал на виході переповнювання лічильника 1 дорівнює 1, а на виході інвертора 0, що веде до переходу тригера 5 у нульовий стан, лічильника у режим лічби, а лічильника 2 у режим зберігання. Під час вступу наступного тактового імпульсу вміст лічильника 1 зменшуватиметься на одиницю, а стан лічильника 2 залишиться незмінним (рівним десяти). Під час вступу наступного тактового імпульсу вміст лічильника 1 дорівнює 0, а стан лічильника 2 залишиться незмінним. У результаті цього переходу сигнал на виході переповнювання лічильника 1 дорівнює 0, що веде до переходу лічильника 1 у режим паралельного завантаження, а лічильника 2 у режим віднімання. Надалі процеси повторюються, відповідно з графом, приведеним на фіг. 3, поки вміст лічильника 2 не стане рівним 0. У результаті цього переходу сигнал на виході елемента АБО 8, а отже на вході та виході елемента І 7 дорівнює 0, що веде до переходу лічильників 1, 2 у режим блокування нульового стану, тобто формувач повернеться у вихідний стан. Під час вступу нового імпульсу запуску (Start) всі процеси повторюються. 3 UA 72148 U 5 10 Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на виході переповнювання Р4 лічильника 1 генерується одиночна пачка з програмованою тривалістю імпульсів, паузи, кількістю в пачці і затримкою їх відносно стартового (фіг. 3). Під час вступу нового імпульсу запуску процеси повторюються. Якщо виникає потреба в формуванні пачки з новими параметрами, проводиться перепрограмування формувача. На відміну від відомого пристрою наявність запам'ятовувального пристрою розширює функціональні можливості і область використання формувача, за рахунок програмування (перепрограмування його на формування одиночних пачок з програмованою тривалістю імпульсу, паузи, кількістю імпульсів в пачці і затримкою їх відносно стартового. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 15 20 25 30 35 40 45 Формувач одиночних пачок з програмованою тривалістю імпульсів і паузи, кількістю імпульсів в пачці і затримкою їх відносно стартового, який містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І, який сполучений з виходом елемента АБО, один з входів якого поєднаний з виходом переповнювання другого лічильника, другий вхід елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, який відрізняється тим, що в нього введено оперативний запам'ятовувальний пристрій, виконаний за схемою регістрового файлу з незалежним записом і зчитуванням, який має шину даних, яка утворює входи програмування формувача на задані часові параметри імпульсів в пачці, адресну шину запису, вхід дозволу запису, адресну шину зчитування, вхід дозволу зчитування, вхід асинхронної установки у нульовий стан, при цьому виходи запам'ятовувального пристрою поєднано з відповідними входами паралельного завантаження першого лічильника, адресна шина зчитування поєднана з відповідними виходами другого лічильника, вхід дозволу зчитування з'єднано з виходом переповнювання першого лічильника, з його входом дозволу синхронного паралельного завантаження і зі входом дозволу режиму лічби другого лічильника, вихід переповнювання другого лічильника з'єднано з його входом дозволу синхронного паралельного завантаження, вхід асинхронної установки у нульовий стан запам'ятовувального пристрою з'єднано з загальною точкою послідовно сполучених резистора і конденсатора, другий вхід першого елемента І з'єднано з виходом інвертора, входи даних паралельного завантаження другого лічильника утворюють входи програмування формувача на задану кількість імпульсів в пачці і затримку їх відносно стартового імпульсу. 4 UA 72148 U 5 UA 72148 U Комп’ютерна верстка І. Скворцова Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6

Дивитися

Додаткова інформація

Назва патенту англійською

Shaper of single packets of pulses with programmable pulse width and pause, pulse number in packet and pulse delay relative to start pulse

Автори англійською

Korobkov Mykola Hryhorovych, Korobkova Olena Mykolaivna, Rubanov Vasyl Hryhorovych, Kharchenko Viacheslav Serhiiovych

Назва патенту російською

Формирователь одиночных пакетов с программируемой длительностью импульсов и паузы и количеством импульсов в пакете и их задержкой относительно стартового

Автори російською

Коробков Николай Григорьевич, Коробкова Елена Николаевна, Рубанов Василий Григорьевич, Харченко Вячеслав Сергеевич

МПК / Мітки

МПК: H03K 3/78

Мітки: імпульсів, пачок, стартового, програмованою, одиночних, відносної, затримкою, формувач, кількістю, пачці, паузи, тривалістю

Код посилання

<a href="https://ua.patents.su/8-72148-formuvach-odinochnikh-pachok-z-programovanoyu-trivalistyu-impulsiv-i-pauzi-kilkistyu-impulsiv-v-pachci-i-zatrimkoyu-kh-vidnosno-startovogo.html" target="_blank" rel="follow" title="База патентів України">Формувач одиночних пачок з програмованою тривалістю імпульсів і паузи, кількістю імпульсів в пачці і затримкою їх відносно стартового</a>

Подібні патенти