Формувач періодичної послідовності пачок імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю імпульсів в пачці і паузою між пачками

Реферат: Формувач періодичної послідовності пачок імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю імпульсів в пачці і паузою між пачками містить три лічильники, чотири елементи АБО, два елементи І, два елементи І-НІ, два інвертори, ланцюжок, що складається з послідовно з'єднаного резистора і конденсатора; стартостопний пристрій, що містить синхронний D-тригер зі входом асинхронної установки у нульовий стан. UA 78859 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ ПАЧОК ІМПУЛЬСІВ ФІКСОВАНОЇ ТРИВАЛОСТІ, РІВНОЇ ТРЬОМ ТАКТАМ, З ПЕРЕНАСТРОЮВАНОЮ КІЛЬКІСТЮ ІМПУЛЬСІВ В ПАЧЦІ І ПАУЗОЮ МІЖ ПАЧКАМИ UA 78859 U UA 78859 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності пачок імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю імпульсів в пачці і паузою між пачками. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід [Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972. Патенти на корисну модель України №№ 56885, 61312, 63857, 62657, 62705]. Недолік відомих пристроїв - обмежені функціональні можливості. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності пачок імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю імпульсів в пачці і паузою між пачками, [патент України на корисну модель № 53542, бюл. № 19, 2010], який містить два двійкові лічильники, перший з яких має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, а другий - реверсивний лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом першого елемента АБО, один з входів якого поєднаний з виходом переповнювання другого лічильника, другий вхід елемента АБО сполучений з виходом Dтригера; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи лічильників сполучені між собою; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності пачок імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю імпульсів в пачці і паузою між пачками шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності пачок імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю імпульсів в пачці і паузою між пачками, який містить два двійкові лічильники, перший з яких має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, а другий - реверсивний лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента і сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом першого елемента АБО, один з входів якого поєднаний з виходом переповнювання другого лічильника, другий вхід елемента АБО сполучений з виходом Dтригера; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи лічильників сполучені між собою; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів, відповідно до корисної моделі введено: третій реверсивний лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід 1 UA 78859 U 5 10 15 20 25 30 35 40 45 50 55 60 переповнювання; спрощена структура першого лічильника, виконаного за схемою дворозрядного підсумовувального лічильника зі входом дозволу режиму лічби на двох JKтригерах, перший з яких має по одному входу J і K, а другий - по два входи, об'єднаних по І; третій і четвертий елементи АБО; третій елемент І; перший і другий елементи I-НІ; другий інвертор, при цьому один зі входів другого елемента АБО, вихід якого з'єднано зі входом дозволу режиму лічби другого лічильника, з'єднано з виходом четвертого елемента АБО, який утворює вихід формувача, з одним входом третього елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження другого і третього лічильників; перший вхід четвертого елемента АБО з'єднано з виходом першого JK-тригера і з другими входами другого JK-тригера; другий вхід четвертого елемента АБО з'єднано з виходом другого JK-тригера; другий вхід другого елемента АБО з'єднано з виходом переповнювання третього лічильника, другим входом третього елемента АБО, входом елемента І-НІ, вихід якого з'єднано зі входом дозволу режиму лічби третього лічильника, зі входом другого інвертора, вихід якого з'єднано з першим входом другого елемента І-НІ, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; третій вхід третього елемента АБО з'єднано з виходом переповнювання другого лічильника, з другим входом другого елемента І-НІ; другий вхід першого елемента першого І-НІ з'єднано з виходом першого інвертора і третім входом другого елемента І-НІ; вхід асинхронної установки у нульовий стан третього лічильника з'єднано зі входами асинхронної установки у нульовий стан першого і другого лічильників; входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість паузи проміж пачками імпульсів; входи паралельного завантаження третього лічильника утворюють входи налагодження формувача на задану кількість імпульсів в пачці; тактовий вхід третього лічильника з'єднано з тактовими входами першого і другого лічильників, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, - розширення області застосування формувача і функціональних можливостей за рахунок забезпечення формування періодичної послідовності пачок імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю імпульсів в пачці і паузою між пачками. На фіг. 1 наведена схема формувача. Формувач містить: перший дворозрядний підсумовувальний лічильник, виконаний на двох JK-тригерах 1, 16; другий і третій реверсивні двійкові лічильники 2, 11, кожен з яких має: вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажуваних даних D0-D3, вхід дозволу режиму лічби Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; два інвертора 3, 4; чотири елемента АБО 10, 13, 14, 17; два двовходових елементи І 8, 9; два елементи І-НІ 12, 15; ланцюжок, що складається з послідовно з'єднаних резистора 5 і конденсатора 6; стартостопний пристрій, який містить синхронний D-тригер 7 зі входом асинхронної установки у нульовий стан R. Спільна точка послідовно сполучених резистора 5 і конденсатора 6 сполучена з інформаційним входом D-тригера 7, з одним входом елемента 8 і з одним входом елемента 9; другий вхід елемента 8 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів; вихід елемента 8 сполучений зі входом асинхронної установки D-тригера 7 у нульовий стан; другий вхід елемента 9, який сполучений з виходом елемента 10, один з входів якого поєднаний з виходом переповнювання Р4 лічильника 2, а другий - з виходом D-тригера 7. Вихід елемента 9 з'єднаний зі входами R асинхронної установки лічильників 2, 11 і тригерів 1, 16 у нульовий стан. Один зі входів елемента АБО 13, вихід якого з'єднано зі входом Р 0 дозволу режиму лічби лічильника 2, з'єднано з виходом елемента АБО 17, з одним входом елемента АБО 14, вихід якого з'єднано зі входом L дозволу режиму синхронного паралельного завантаження лічильників 2, 11, другий вхід елемента АБО 13 з'єднано з виходом переповнювання Р 4 лічильника 3, другим входом елемента АБО 14, входом елемента І-НІ 12, вихід якого з'єднано зі входом Р0 дозволу режиму лічби лічильника 11, зі входом інвертора 4, вихід якого з'єднано зі входом елемента І-НІ 15, вихід якого з'єднано зі входами J і К тригерів 1, 16, утворюючі вхід дозволу режиму лічби першого лічильника. Третій вхід елемента АБО 14 з'єднано з виходом переповнювання Р4 лічильника 2, другим входом елемента I-НІ 15. Третій вхід елемента І-НІ 15 з'єднано з другим входом елемента І-НІ 12 і виходом інвертора 3, вхід якого з'єднано з виходом елемента АБО 17. Входи D3D2D1D0 завантаження лічильника 2 утворюють входи р3р2p1p0 2 UA 78859 U 5 10 15 20 25 30 35 40 45 50 55 60 налагодження формувача на задану тривалість паузи між пачками імпульсів (t п). Входи D3D2D1D0 завантаження лічильника 11 утворюють входи n 3n2n1n0 налагодження формувача на задану кількість імпульсів в пачці. Тактової входи лічильників лічильника 2, 11 і тригерів 1, 16 з'єднано між собою, утворюючи вхід формувача С - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Вихід елемента АБО 17 утворює вихід формувача F. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки у нульовий стан відповідно D- тригера 7, лічильників 2, 11 і тригерів 1, 16. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, D-тригер 7 і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виході Q тригера 7, на виходах переповнювання Р 4 лічильників 2, 11 і виході елемента АБО 17, що веде до формування рівня логічного нуля на виході елемента АБО 10, який з'єднано зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень логічного нуля на входах R асинхронної установки лічильників у нульовий стан. Оскільки режим асинхронної установки лічильників у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента АБО 10, а отже на вході та виході елемента І 9, що забезпечує рівень одиниці на входах R лічильників, знімаючи блокування. Нульове значення сигналу з виходів переповнювання Р4 лічильників надходить на входи елемента АБО 14, формуючи на його виході рівень логічного нуля, що забезпечує перехід лічильників 2, 11 у режим синхронного паралельного завантаження, і на входи елемента І-НІ 15, формуючи на його виході рівень логічної одиниці, що забезпечує перехід лічильника, виконаного на JK-тригерах у режим лічби. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильників 2, 11 значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 2 переходить у стан Р = р3р2р1р0, лічильник 11-у стан N=n3n2n1n0, лічильник 1, виконаний на JK-тригерах, переходить в одиничний стан (01). У результаті цього переходу сигнали на виходах переповнювання лічильників 2, 11 і елемента АБО 17 дорівнює рівню логічної одиниці, що веде до формування неактивного сигналу на входах Р0 і L лічильників 2, 11, тобто до переходу їх у режим зберігання і зберігання активного сигналу на вході дозволу режиму лічби лічильника 1. Під час вступу другого тактового імпульсу лічильник він переходить у стан двійки (10), а стан лічильників 2, 11 залишатися незмінним. Під час вступу третього тактового імпульсу лічильника 1 переходить у стан трійки (11), а стан лічильників 2, 11 залишатися незмінним. Під час вступу четвертого тактового імпульсу лічильник 1 переходить у вихідний нульовий стан (00), а стан лічильників 2, 11 залишатися незмінним, що веде до переходу лічильника 11 у режим лічби, режим лічби лічильника 1 залишатися незмінним. Також залишатися незмінним режим зберігання лічильника 2. І тоді під час вступу чергового тактового імпульсу знову відбувається перехід лічильника 1 в одиничний (01) стан, а вміст лічильника 11 зменшуватиметься на одиницю, стан лічильників 2 залишатися незмінним. Під час вступу подальших тактових імпульсів процеси повторюються до тих пір, поки вміст лічильників 1 і 11 не стане рівним 0, у результаті чого на виході елемента АБО 13 формується нульове значення, що веде до переходу лічильника 2 у режим лічби, а лічильників 1, 11 у режим зберігання нульового стану. Під час вступу подальших тактових імпульсів вміст лічильника 2 зменшуватиметься на одиницю, а нульовий стан лічильників 1, 11 залишатися незмінним до тих пір, поки вміст лічильника 2 не стане рівним 0, тобто формувач повернеться у вихідний стан. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на виході формувача (на виході елемента АБО 17) генерується періодична послідовність пачок з перенастроюваною кількістю імпульсів в пачці і паузою між пачками, параметри яких 3 UA 78859 U 5 10 15 20 25 30 визначаються значенням управляючих слів N і Р, тобто, кількість імпульсів в пачці дорівнює Ν+1, тривалість паузи між пачками t пP+1)T, тривалість імпульсів (tп пачці дорівнює 3Т, тривалість паузи між імпульсами (tп в пачці дорівнює Т. Зупинка процесу формування послідовності імпульсів на виході формувача здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників. Якщо у момент вступу тактового імпульсу лічильник 2 знаходитиметься у нульовому стані, то при переході D-тригера 5 у нульовий стан на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 9, що забезпечує підтвердження (блокування) рівня логічного нуля на входах асинхронної лічильників у нульовий стан, а отже, до припинення процесу генерації. Якщо у момент вступу лічильник 2 знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на виході переповнення, з'єднаного зі входом елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід лічильника 2 у нульовий стан, на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану лічильників, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 наведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів лічильника 11, середнє кільце - граф переходів лічильника 2, нижнє кільце - граф переходів першого лічильника) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження Ρ = 5, N = 3. На відміну від відомого пристрою забезпечення формування періодичної послідовності пачок імпульсів з перенастроюваною тривалістю, кількістю імпульсів в пачці і паузою проміж пачками розширює область застосування формувача і його функціональні можливості. 35 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 40 45 50 55 60 Формувач періодичної послідовності пачок імпульсів фіксованої тривалості, рівної трьом тактам, з перенастроюваною кількістю імпульсів в пачці і паузою між пачками, який містить: два двійкові лічильники, перший з яких має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, а другий - реверсивний лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом першого елемента АБО, один з входів якого поєднаний з виходом переповнювання другого лічильника, другий вхід елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи лічильників сполучені між собою; тактовий вхід Dтригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів, який відрізняється тим, що в нього введено: третій реверсивний лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; спрощена структура першого лічильника, виконаного за 4 UA 78859 U 5 10 15 20 схемою двох розрядного підсумовувального лічильника зі входом дозволу режиму лічби на двох JK-тригерах, перший з яких має по одному входу J і K, а другий - по два входи, об'єднаних по І; третій і четвертий елементи АБО; третій елемент І; перший і другий елементи І-НІ; другий інвертор, при цьому один зі входів другого елемента АБО, вихід якого з'єднано зі входом дозволу режиму лічби другого лічильника, з'єднано з виходом четвертого елемента АБО, який утворює вихід формувача, з одним входом третього елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження другого і третього лічильників; перший вхід четвертого елемента АБО з'єднано з виходом першого JK-тригера і з другими входами другого JK-тригера; другий вхід четвертого елемента АБО з'єднано з виходом другого JK-тригера; другий вхід другого елемента АБО з'єднано з виходом переповнювання третього лічильника, другим входом третього елемента АБО, входом елемента І-НІ, вихід якого з'єднано зі входом дозволу режиму лічби третього лічильника, зі входом другого інвертора, вихід якого з'єднано з першим входом другого елемента І-НІ, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; третій вхід третього елемента АБО з'єднано з виходом переповнювання другого лічильника, з другим входом другого елемента І-НІ; другий вхід першого елемента першого І-НІ з'єднано з виходом першого інвертора і третім входом другого елемента І-НІ; вхід асинхронної установки у нульовий стан третього лічильника з'єднано зі входами асинхронної установки у нульовий стан першого і другого лічильників; входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість паузи проміж пачками імпульсів; входи паралельного завантаження третього лічильника утворюють входи налагодження формувача на задану кількість імпульсів в пачці; тактовий вхід третього лічильника з'єднано з тактовими входами першого і другого лічильників, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. 5 UA 78859 U Комп’ютерна верстка Л. Ціхановська Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6