Формувач періодичної послідовності кодових серій імпульсів з програмованими параметрами

Реферат: Формувач періодичної послідовності кодових серій імпульсів з програмованими параметрами містить два реверсивні двійкові лічильники, ланцюжок, синхронний D- і JK-тригери зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, перший і другий елементи АБО. В нього введено третій (двовходовий) і четвертий (чотиривходовий) елементи АБО. UA 86562 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ КОДОВИХ СЕРІЙ ІМПУЛЬСІВ З ПРОГРАМОВАНИМИ ПАРАМЕТРАМИ UA 86562 U UA 86562 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності кодових серій імпульсів з програмованими параметрами, кожна з котрих містить програмовану кількість імпульсів, один з яких програмованої тривалості в центрі часового інтервалу дії серії, останні імпульси типу меандр фіксованої тривалості, рівної періоду тактових імпульсів, ліворуч і праворуч від центрального, параметри яких визначаються значенням управляючих слів. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Патенти на корисну модель України №№ 55951, 61312, 65818, 71778, 72614. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності кодових серій імпульсів з програмованими параметрами (патент України на корисну модель № 63192, бюл. № 18, 2011), який містить: два реверсивні двійкові лічильники, один з яких налагоджено на режим віднімання, що мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронної D- і JKтригери зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід першого елемента І утворює вхід подання імпульсів зупинки формування вихідних імпульсів, другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, другий - з прямим виходом JK-тригера, третій - з виходом другого елемента АБО і входами J і К JK-тригера; один зі входів другого елемента АБО з'єднано з виходом переповнення другого лічильника; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильників і JK-тригера; вихід першого інвертора з'єднано зі входом дозволу режиму рахування першого лічильника; тактової входи лічильників і JK-тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильників утворюють входи налагодження формувача на заданої параметри вихідних імпульсів. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності кодових серій імпульсів з програмованими параметрами шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності кодових серій імпульсів з програмованими параметрами, який містить: два реверсивні двійкові лічильники, один з яких налагоджено на режим віднімання, що мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронної D- і JKтригери зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід першого елемента І утворює вхід подання імпульсів зупинки формування вихідних імпульсів, другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, другий - з прямим виходом JK-тригера, третій - з виходом другого елемента АБО і входами J і К JK-тригера; один зі входів другого елемента АБО з'єднано з виходом переповнення другого лічильника; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильників і JK-тригера; вихід першого інвертора з'єднано зі входом дозволу режиму рахування першого лічильника; тактової входи лічильників і JK-тригера з'єднані між собою, утворюючі вхід формувача - вхід 1 UA 86562 U 5 10 15 20 25 30 35 40 45 50 55 60 подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильників утворюють входи налагодження формувача на заданої параметри вихідних імпульсів, відповідно до корисної моделі введено: третій (двох входовий) і четвертий (чотирьох входовий) елементи АБО, при цьому, другий вхід другого елемента АБО з'єднано з виходом четвертого елемента АБО, входом другого інвертора, вихід якого з'єднано зі входом налагодження на режим підсумовування/віднімання першого лічильника; вхід першого інвертора з'єднано з виходом другого елемента АБО і першим входом третього елемента АБО, другий вхід якого з'єднано з інверсним виходом JKтригера, а вихід - зі входом дозволу синхронного паралельного завантаження першого лічильника; входи четвертого елемента АБО з'єднано з виходами розрядів першого лічильника; вихід четвертого елемента АБО утворює вихід формувача, на якому формується кодова серія, яка містить програмовану кілька імпульсів, один з яких програмованої тривалості в центрі часового інтервалу дії серії, останні імпульси типу меандр фіксованої тривалості, рівної періоду тактових імпульсів, ліворуч і праворуч від центрального, при цьому входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість центрального імпульсу в серії, входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану кількість імпульсів типу меандр ліворуч і праворуч від центрального. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший (1) реверсивний, який має вхід налагодження на режим підсумовування/віднімання U, і другий (2) віднімальний двійкові лічильники, кожен з яких має вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; синхронної D-тригер (7) і JK- тригер 11 зі входами R асинхронної установки у нульовий стан; ланцюжок з послідовно сполучених резистора 5 і конденсатора 6, підключеного до джерела живлення; перший (10), другий (4), третій (13) і четвертий (14) елементи АБО; перший (8) і другий (9) елементи І; перший (3) і другий (12) інвертори. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Другий вхід елемента 8 утворює вхід подання імпульсів зупинки (Stop) формування вихідних імпульсів. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан лічильників і JK-тригера. Один з входів елемента 10 поєднаний з виходом D-тригера 7, другий - з прямим виходом JK-тригера, третій - з виходом елемента 4, входом інвертора 3, входами J і К тригера 11 і входом елемента 13. Другий вхід елемента 13 з'єднано з інверсним виходом тригера 11. Вихід елемента 13 з'єднано зі входом L лічильника1. Вихід переповнювання Р4 лічильника 2 з'єднано з першим входом елемента 4. Вихід елемента 14 з'єднано з другим входом елемента 4 і входом інвертора 12, вихід якого з'єднано зі входом U лічильника 1. Входи елемента 14 з'єднано з виходами (Q0-Q3) лічильника 1. Вихід елемента 14 утворює вихід F формувача, на якому формується періодична послідовність кодових серій, кожна з котрих містить програмовану кількість імпульсів, один з яких програмованої тривалості в центрі часового інтервалу дії серії, останні імпульси типу меандр фіксованої тривалості, рівної періоду тактових імпульсів Т, ліворуч і праворуч від центрального. Входи паралельного завантаження D0-D3 лічильника 1 утворюють входи b0-b3 налагодження формувача на задану тривалість центрального імпульсу в серії. Входи паралельного завантаження D0-D3 лічильника 2 утворюють входи d0-d3 налагодження формувача на задану кількість імпульсів типу меандр ліворуч і праворуч від центрального. Тактової входи (С) лічильників і тригера 11 утворюють вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 11 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 7 2 UA 86562 U 5 10 15 20 25 30 35 40 45 50 55 і лічильників 1, 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери 7, 11 і оба лічильники переходять в нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів 7, 11 і на виходах переповнювання Р4 лічильників 1, 2, що веде до формування рівня 0 на виході елемента 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки тригера 11 і лічильників 1, 2 у нульовий стан. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то доти, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан тригера 11 і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента АБО 10, а отже на вході тригера 11 та виході елемента І 9, що забезпечує рівень логічної одиниці на входах R лічильників 1, 2, знімаючи блокування нульового стану. Нульове значення сигналів з виходів переповнювання Р4 лічильників 1, 2 надходить на входи елемента АБО 4 і далі на вхід дозволу синхронного паралельного завантаження L лічильника 2, готуючи його до прийому інформації зі входів d0-d3, і на входах J і К тригера 11, готуючи його до переходу у протилежний (тобто одиничній) стан, а нульове значення сигналу з виходу елемента АБО 4 надходить на вхід інвертора 3, формуючі на його виході одиничне значення, що веде до заборони режиму лічби першого лічильника 1, а одиничне значення з інверсного виходу тригера 11 забороняє режим завантаження лічильника 1. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається перехід тригера 11 в одиничний стан, що веде до формування нульового значення на його інверсному виході, і паралельне завантаження лічильника 2 значеннями сигналів, що подаються на відповідні входи, тобто лічильник 2 переходить у стан D=d3d2d1d0, формуючі одиничне значення на виході елемента АБО 4, тобто на входах L лічильників 1, 2 і нульове значення на вході Р0, що веде до переходу обох лічильників в режим лічби: лічильник 1 - в режим складання, лічильник 2 - в режим віднімання. І тоді під час вступу другого тактового імпульсу лічильник 2 переходіть у стан d3d2d1d0-1, лічильник 1 переходіть в одиничний стан, що веде до формування одиничне значення на виході елемента АБО 14, до переходу лічильника 1 у режим віднімання, а лічильника 2 у режим зберігання. І тоді під час вступу наступного тактового імпульсу зміст лічильника 2, рівний (d3d2d1d0-1) залишиться незмінним, а лічильник 1 переходіть у нульовий стан. Одиничний стан тригера 11 залишиться незмінним. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пор, поки зміст обох лічильників не стане рівним 0, що забезпечує рівень логічного 0 на входах і виході елемента АБО 4, обумовлюючи рівень логічного 0 на вході L лічильника 2 (обумовлюючи режим завантаження), на входах J і К тригера 11, готуючи його до переходу у протилежний (тобто нульовий) стан, і на першому вході елемента АБО 13. Оскільки у цій момент тригер 11 знаходиться в одиничному стані, то на його інверсному виході, тобто на другому вході елемента АБО 13 рівень логічного 0, обумовлюючи режим завантаження лічильника 1. І тоді з приходом чергового тактового імпульсу тригер 11 переїде у нульовий стан, лічильник 1 переходить у стан В=b3b2b1b0, лічильник 2 переходить у стан D=d3d2d1d0, що веде до формування одиничне значення на виходах елементів АБО 4, 14 і до переходу лічильника 1 у режим віднімання, а лічильника 2 у режим зберігання. Під час вступу подальших тактових імпульсів зміст лічильника 1 буде зменшуватися, зміст лічильника 2 і нульовий стан тригера 11 залишаться незмінними до тих пор поки лічильник 1 не перейде у нульовий стан, що веде до переходу обох лічильників в режим лічби: лічильник 1 - в режим складання, лічильник 2 - в режим віднімання. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пор, поки зміст обох лічильників не стане рівним 0, тобто формувач повернеться в вихідний стан, який був після вступу імпульсу запуску. І тоді під час вступу подальших тактових імпульсів процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході формувача генерується періодична послідовність кодових серій, кожна з котрих містить програмовану кількість імпульсів, один з яких програмованої тривалості в центрі часового інтервалу дії серії, останні імпульси типу меандр фіксованої тривалості, рівної періоду тактових імпульсів Т, ліворуч і праворуч від центрального, параметри яких визначаються значенням управляючих слів. Тривалість одиночного центрального імпульсу в серії визначається значенням В: tи=ВТ, кількість N імпульсів ліворуч від центрального, яка дорівнює кількості 3 UA 86562 U 5 10 15 20 25 30 35 імпульсів праворуч від нього визначається значенням D: N=D. Загальна кількість імпульсів в серії дорівнює 2N+1. Період слідування серій дорівнює (4D+В+2)Т. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний відносно до імпульсів зовнішнього генератора до стану тригера 11 і лічильників 1, 2. Якщо у момент вступу імпульсу Stop тригер 11 або лічильники (один або оба) знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на виходах, з'єднаного зі входом елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R тригера 11 і лічильників 1, 2 буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній серії. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід тригера 11 і лічильників 1, 2 у нульовий стан, на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану тригера 11 лічильника 1, 2, а отже, до припинення процесу генерації. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів тригера 11, середнє кільце - граф переходів лічильника 2, нижнє кільце - граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану тригера 11 і лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження В=4, D=3 визначаючого параметри вихідної послідовності імпульсів, тобто тривалість центрального імпульсу в серії tи=ВТ=3Т, кількість N імпульсів ліворуч від лічильників,а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження В=4, D=3 визначаючого параметри вихідної послідовності імпульсів, тобто тривалість центрального імпульсу в серії tи=ВТ =3Т, кількість N імпульсів ліворуч від центрального, яка дорівнює кількості імпульсів праворуч від нього, визначається значенням D: N=D=4. Загальна кількість імпульсів в серії дорівнює 2N+1=9. Період слідування серій дорівнює (4D+В+2)Т=21Т. На відміну від відомого пристрою формування періодичної кодової серії імпульсів з програмованими параметрами, кожна із котрих містить кілька імпульсів, один з яких програмованої тривалості в центрі часового інтервалу дії серії, останні імпульси типу меандр ліворуч і праворуч від центрального програмованої кількості фіксованої тривалості, рівної періоду тактових імпульсів, розширює функціональної можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 40 45 50 55 60 Формувач періодичної послідовності кодових серій імпульсів з програмованими параметрами, який містить два реверсивні двійкові лічильники, один з яких налагоджено на режим віднімання, що мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронної D- і JK-тригера зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід першого елемента І утворює вхід подання імпульсів зупинки формування вихідних імпульсів, другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, другий - з прямим виходом JK-тригера, третій - з виходом другого елемента АБО і входами J і К JK-тригера; один зі входів другого елемента АБО з'єднано з виходом переповнення другого лічильника; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильників і JK-тригера; вихід першого інвертора з'єднано зі входом дозволу режиму рахування першого лічильника; тактові входи лічильників і JK-тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильників утворюють входи налагодження формувача на задані параметри вихідних імпульсів, який відрізняється тим, що в нього введено: третій (двовходовий) і четвертий 4 UA 86562 U 5 10 (чотиривходовий) елементи АБО, при цьому другий вхід другого елемента АБО з'єднано з виходом четвертого елемента АБО, входом другого інвертора, вихід якого з'єднано зі входом налагодження на режим підсумовування/віднімання першого лічильника; вхід першого інвертора з'єднано з виходом другого елемента АБО і першим входом третього елемента АБО, другий вхід якого з'єднано з інверсним виходом JK-тригера, а вихід - зі входом дозволу синхронного паралельного завантаження першого лічильника; входи четвертого елемента АБО з'єднано з виходами розрядів першого лічильника; вихід четвертого елемента АБО утворює вихід формувача, на якому формується кодова серія, яка містить програмовану кількість імпульсів, один з яких програмованої тривалості в центрі часового інтервалу дії серії, останні імпульси типу меандр фіксованої тривалості, рівної періоду тактових імпульсів, ліворуч і праворуч від центрального, при цьому входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість центрального імпульсу в серії, входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану кількість імпульсів типу меандр ліворуч і праворуч від центрального. 5 UA 86562 U Комп’ютерна верстка І. Мироненко Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6