Формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів

Реферат: Формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів належить до автоматики, імпульсної, обчислювальної і вимірювальної техніки. Формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів містить чотири лічильники, два демультиплексори, синхронний Dтригер зі входом асинхронної установки у нульовий стан, сім елементів АБО, п'ять двовходових елементи І, чотири інвертори, ланцюжок, що складається з послідовно з'єднаного резистора і конденсатора. Технічним результатом є розширення області використання і функціональних можливостей формувача. UA 106811 C2 (12) UA 106811 C2 UA 106811 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід належить до імпульсної техніки і призначено для формування періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів і часовим перекриттям кінця кожного попереднього з началом наступного імпульсу, рівному періоду тактових імпульсів, які надходять на вхід формувача з виходу зовнішнього генератора. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Патенти на корисну модель України № 61846, 62518,63179, 65452, 76443. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів (патент на корисну модель № 65452, бюл. № 23, 2011), який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; демультиплексор; при цьому загальна точка послідовно сполучених резистора і конденсатора, підключених до шини живлячої напруги, з'єднана з інформаційним входом D-тригера, з одним входом елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідної послідовності імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; вихід переповнювання лічильника з'єднано з другим входом першого елемента АБО і першим входом другого елемента АБО; виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз). Недолік відомого пристрою - обмежені функціональні можливості. В основу винаходу поставлено задачу удосконалення формувача періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; демультиплексор; при цьому загальна точка послідовно сполучених резистора і конденсатора, підключених до шини живлячої напруги, з'єднана з інформаційним входом D-тригера, з одним входом елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідної послідовності імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; вихід переповнювання лічильника з'єднано з другим входом першого елемента АБО і першим входом другого елемента АБО; виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз), відповідно до 1 UA 106811 C2 5 10 15 20 25 30 35 40 45 50 55 60 виноходу, введено: другий, третій і четвертий реверсивні двійкові лічильники, кожен з яких має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; другий демультиплексор зі входом керування; третій, четвертий і п'ятий двовходові елементи І; третій і четвертий двовходові елементи АБО; п'ятий тривходовий, шостий і сьомий чотиривходові елементи АБО; перший, другий третій і четвертий інвертори, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана зі входом третього елемента І; вхід п'ятого елемента АБО з'єднано з виходом першого елемента АБО; другий вхід третього елемента АБО з'єднано з виходом переповнення другого лічильника, входом третього інвертора і входом керування першого демультиплексора; вихід третього інвертора з'єднано зі входом дозволу режиму лічби другого лічильника; вихід сьомого елемента АБО з'єднано зі входом дозволу режиму лічби першого лічильника, входом четвертого елемента І і другим входом другого елемента АБО, вихід якого з'єднано з першим входом п'ятого елемента І, другий вхід якого з'єднано з виходом третього елемента АБО; вихід п'ятого елемента І з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; другий вхід третього елемента АБО з'єднано зі входом керування третього демультиплексора, другим входом п'ятого елемента АБО, виходом переповнення третього лічильника і входом другого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби третього лічильника; вихід третього елемента АБО з'єднано з другим входом четвертого елемента І, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження другого лічильника; вхід асинхронної установки у нульовий стан другого лічильника з'єднано з виходом другого елемента І; вихід переповнювання четвертого лічильника з'єднано з першим входом четвертого елемента АБО і третім входом п'ятого елемента АБО; другий вхід четвертого елемента АБО з'єднано зі входом дозволу режиму лічби четвертого лічильника, входом дозволу синхронного паралельного завантаження третього лічильника і виходом шостого елемента АБО; вихід п'ятого елемента АБО з'єднано з другим входом третього елемента І, вихід якого з'єднано зі входом асинхронної установки у нульовий стан третього і четвертого лічильників; виходи розрядів четвертого лічильника з'єднано з відповідними адресними входами другого демультиплексора, виходи якого утворюють другу групу виходів формувача; виходи нульового, другого і третього розрядів другого лічильника з'єднано зі входами шостого елемента АБО, а вихід першого розряду з'єднано зі входом першого інвертора, вихід якого з'єднано з четвертим входом шостого елемента АБО; виходи нульового, другого і третього розрядів третього лічильника з'єднано зі входами сьомого елемента АБО, а вихід першого розряду з'єднано зі входом другого інвертора, вихід якого з'єднано з четвертим входом сьомого елемента АБО; тактові входи другого, третього і четвертого лічильників з'єднано з тактовим входом першого лічильника; входи паралельного завантаження четвертого лічильника з'єднано з відповідними входами паралельного завантаження першого лічильника, утворюючи входи налагодження формувача на задану кількість каналів (фаз); входи паралельного завантаження другого лічильника з'єднано з відповідними входами паралельного завантаження третього лічильника, утворюючи входи налагодження формувача на задану тривалість вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На Фіг. 1 приведена схема формувача. Формувач містить: перший (1), другий (9), третій (11) і четвертий (12) реверсивні двійкові лічильники, які мають вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід дозволу/заборони режиму лічби Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р 4; перший (10) і другий (13) демультиплексори зі входами керування Е; ланцюжок, що складається з послідовно з'єднаних резистора 3 і конденсатора 4, підключених до шини живлячої напруги +Е; синхронний D-тригер 5, зі входом R асинхронної установки у нульовий стан; перший (6), другий (7), третій (18), четвертий (16) і п'ятий (25) двовходові елементи І; перший 8 (тривходовий), другий (2), третій (14) і четвертий (15) двовходові елементи АБО, п'ятий 17 (тривходовий); шостий (19) і сьомий (20) чотиривходові елементи АБО; перший (21), другий (22), третій (23) і четвертий (24) інвертори. Загальна точка послідовно сполучених резистора 3 і конденсатора 4 з'єднана з інформаційним входом D-тригера 5, з одним входом елементів 6, 7, 18. Другий вхід елемента 6 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів. Вихід елемента 6 з'єднано зі входом R асинхронної установки D-тригера 5 у нульовий стан. Другий вхід елемента 2 UA 106811 C2 5 10 15 20 25 30 35 40 45 50 55 60 7 з'єднано з виходом елемента 8 і входом елемента 17. Один з входів елемента 8 поєднаний з виходом D-тригера 5, другий - з виходом переповнення лічильника 9, входом інвертора 23, входом елемента 14 і входом керування Е демультиплексора 10, третій - з виходом переповнення лічильника 1 і першим входом елемента 2. Вихід інвертора 23 з'єднано зі входом Р0 дозволу режиму лічби лічильника 9. Другий вхід елемента 2 з'єднано зі входом Р 0 дозволу режиму лічби лічильника 1, входом елемента 16 і виходом елемента 20. Вихід елемента 2 з'єднано з першим входом елемента 25, другий вхід якого з'єднано з виходом елемента 14. Вихід елемента 25 з'єднано зі входом L дозволу синхронного паралельного завантаження лічильника 1. Другий вхід елемента 14 з'єднано зі входом керування Е демультиплексора 13, другим входом елемента 17, виходом переповнення лічильника 11 і входом інвертора 24, вихід якого з'єднано зі входом Р0 дозволу режиму лічби лічильника 11. Вихід елемента 14 з'єднано з другим входом елемента 16, вихід якого з'єднано зі входом L дозволу синхронного паралельного завантаження лічильника 9. Вихід переповнювання Р4 лічильника 12 з'єднано з першим входом елемента 15 і третім входом елемента 17. Другий вхід елемента 15 з'єднано зі входом Р0 дозволу режиму лічби лічильника 12, входом L дозволу синхронного паралельного завантаження лічильника 11 і виходом елемента 19. Вихід елемента 17 з'єднано з другим входом елемента 18, вихід якого з'єднано зі входом R асинхронної установки у нульовий стан лічильників 11, 12. Виходи розрядів (Q0-Q3) лічильника 1 з'єднано з відповідними адресними входами (А0-А3) демультиплексора 10, виходи якого утворюють виходи формувача (F1 0-F115). Виходи розрядів (Q0-Q3) лічильника 12 з'єднано з відповідними адресними входами (А0-А3) демультиплексора 13, виходи якого утворюють виходи формувача (F20-F215). Виходи розрядів Q0,Q2,Q3 лічильника 9 з'єднано зі входами елемента 19, а вихід Q, з'єднано зі входом інвертора 21, вихід якого з'єднано також зі входом елемента 19. Виходи розрядів Q0,Q2,Q3 лічильника 11 з'єднано зі входами елемента 20, а вихід Q1 з'єднано зі входом інвертора 21, вихід якого з'єднано також зі входом елемента 20. Тактові входи С лічильників 1, 9, 11, 12 утворюють вхід формувача С - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи паралельного завантаження (D0-D3) лічильника 1 з'єднано з відповідними входами паралельного завантаження (D0-D3) лічильника 12, утворюючи входи (d 0-d3) налагодження формувача на задану кількість каналів (фаз). Входи паралельного завантаження (D 0-D3) лічильника 9 з'єднано з відповідними входами паралельного завантаження (D 0-D3) лічильника 11, утворюючи входи (b0-b3) налагодження формувача на задану тривалість вихідних імпульсів. Тактовий вхід С тригера 5 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 3 і конденсатора 4, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6, 7, 18, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки у нульовий стан відповідно тригера 5 і лічильників 1, 9, 11, 12. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригер і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виході тригера і на виходах переповнювання Р4 лічильників 1,9, 11, 12, що веде до формування рівня нуля на виході елементів АБО 8, 17, з'єднаних зі входами елементів I 7, 18, що забезпечує підтвердження (блокування) рівня нуля на їх виходах і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 4, що забезпечує рівень нуля на входах R асинхронної установки у нульовий стан тригера і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на входах елементів 7, 18 (а отже і на їх виходах) зберігатиметься рівень логічного нуля, нульовий стан тригера і лічильників залишатиметься незмінним, при цьому на виходах переповнювання Р4 лічильників рівень логічного нуля, а на виходах елементів 19, 20, 24 рівень логічної одиниці. Одиничне значення з виходів елементів 19, 20, 24 піддержує лічильники 11, 12 у режимі зберігання. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 5 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на входах і виходах елементів АБО 8, 17 та виходах елементів I 7, 18, що забезпечує рівень логічної одиниці на входах асинхронної установки у нульовий стан лічильників 1,9, 11, 12 знімаючи блокування нульового стану. Нульове значення сигналів з виходів переповнювання Р4 лічильників 9, 11, надходить на входи елемента АБО 14, формуючи нульове значення на його виході, що веде до формування 3 UA 106811 C2 5 10 15 20 25 30 35 40 45 50 55 нульового значення на виході елементів 16, 25, тобто на входах дозволу синхронного паралельного завантаження L лічильників 1, 9, готуючи їх до прийому інформації з відповідних входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи, тобто лічильник 1 переходить у стан D=d3d2d1d0, лічильник 9 переходить у стан B=b3b2b1b0, що веде до формування одиничного значення на виходах переповнення лічильників 1, 9, на вході керування демультиплексора 10, на виходах елементів 2, 14, 16, 25 і нульового значення на виході інвертора 23. У результаті цього лічильник 9 переходить у режим лічби (віднімання), а лічильник 1 у режим зберігання, режим зберігання лічильників 11, 12 залишиться незмінним, при цьому на виходах Q3Q2Q1Q0 лічильника 1, тобто на адресних входах демультиплексора 10 формується значення, яке дорівнює D=d3d2d1d0, що веде до формування одиничного значення на виході F1D демультиплексора 10 (тобто на виході формувача). Під час вступу другого і подальших тактових імпульсів зміст лічильника 1 буде залишатися незмінним (рівним D=d3d2d1d0), що забезпечує незмінність одиничного значення на виході формувача, номер якого співпадає зі значенням D, а зміст лічильника 9 буде зменшуватиметься на одиницю доти, поки його зміст не стане рівним 0010, що веде до формування нульового значення на виходах елементів 19, 15, тобто на входах дозволу синхронного паралельного завантаження L лічильників 11, 12, готуючи їх до прийому інформації з відповідних входів D0-D3. I тоді під час вступу наступного тактового імпульсу лічильник 9 переходить у стан 0001 і відбувається паралельне завантаження лічильників 11, 12 значеннями сигналів, що подаються на відповідні входи, тобто лічильник 12 переходить у стан D=d3d2d1d0, лічильник 11 переходить у стан B=b3b2b1b0, що веде до формування одиничного значення на виходах переповнення лічильників 11, 12, на вході керування демультиплексора 13, на виходах елементів 15, 19 і нульового значенняна виході інвертора 24. У результаті цього лічильник 11 переходить у режим лічби (віднімання), а лічильник 12 у режим зберігання, режим зберігання лічильника 1 залишиться без змін, при цьому на виходах Q 3Q2Q1Q0 лічильника 12, тобто на адресних входах демультиплексора 13 формується значення, яке дорівнює D=d 3d2d1d0, що веде до формування одиничного значення на виході F2D демультиплексора 13, при цьому на виході F1D демультиплексора 10 одиничне значення залишиться без змін. Під час вступу наступного тактового імпульсу лічильник 9 переходить у нульовий стан, що веде до формування нульового значення на вході керування демультиплексора 10, забороняє одиничне значення на його виходах, лічильник 11 переходить у стан (b 3b2b1b0-1). Зміст лічильників 1, 12 залишиться без змін. Під час вступу подальших тактових імпульсів зміст лічильника 1 (рівний D=d 3d2d1d0), зміст лічильника 9 (рівний 0000) і зміст лічильника 12 (рівний D=d3d2d1d0) буде залишатися без змін, що забезпечує незмінність нульового значення на виходах демультиплексора 10 і одиничного значення на виході F2D демультиплексора 13, а зміст лічильника 11 буде зменшуватиметься на одиницю доти, поки зміст лічильника 11 не стане рівним 0010, що веде до формування нульового значення на виходах елементів 20, 16, тобто на вході дозволу режиму лічби лічильника 1 і на вході дозволу синхронного паралельного завантаження L лічильника 9, готуючи його до прийому інформації зі входів b0-b3. І тоді під час вступу наступного тактового імпульсу С лічильник 11 переходить у стан 0001, лічильник 1 переходить у стан (d 3d2d1d0-1), лічильник 9 переходить у стан В=b3b2b1b0, що веде до формування одиничного значення на виходах переповнення лічильника 9, на вході керування демультиплексора 10, і нульового значення на виході інвертора 23. У результаті цього лічильник 9 знову переходить у режим лічби (віднімання), а лічильник 1 у режим зберігання значення (d 3d2d1d0-1), при цьому на виходах Q3Q2Q1Q0 лічильника 1, тобто на адресних входах демультиплексора 10 формується значення, яке дорівнює (d3d2d1d0-1), що веде до формування одиничного значення на виході F1D., демультиплексора 10, при цьому на виході F2 D демультиплексора 13 одиничне значення залишиться без змін. І тільки під час вступу наступного тактового імпульсу лічильник 11 переходить у нульовий стан, що веде до формування нульового значення на вході керування демультиплексора 13, забороняє одиничне значення на його виходах. Надалі процеси аналогічні, доти, поки спочатку зміст лічильника 1 не стане рівним 0, що веде до формування одиничного значення на виході F10, a потім зміст лічильника 12, що веде до формування одиничного значення на виході F20, тобто останніх двох імпульсів в першій багатофазній серії, при цьому як тільки зміст лічильника 11 стане рівним 0010, то зі вступом чергового тактового імпульсу лічильник 1 знову переходить у стан D=d3d2d6d0, а лічильник 9 4 UA 106811 C2 5 10 15 20 25 30 35 40 45 50 55 60 переходить у стан В=b3b2b1b0, у результаті чого почнеться формування наступної багатофазної серії. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на D+1 його виходах першого і другого демультиплексорів (починаючи з виходу F1D демультиплексора 10, номер якого співпадає зі значенням d3d2d1d0, і закінчується виходом з нульовим індексом - F20, демультиплексора 13) генерується послідовність імпульсів, параметри яких визначаються значенням управляючих слів В і D: tи=ВТ, кількість імпульсів в серії N (кількість фаз) N=2(D+1). Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop) і далі на вхід R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний відносно до імпульсів зовнішнього генератора і до стану лічильників, але, незалежно від моменту вступу тактового імпульсу по відношенню к стану лічильників зупинка, генерування відбудеться тільки після формування останнього імпульсу в серії (тобто на виході F20). Наприклад, у момент вступу імпульсу Stop лічильник 1 знаходитиметься у стані 0011, лічильник 9-у стані 0001, лічильник 12-у стані 0000, лічильник 11-у стані 0010. Тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу значних змін в функціонуванні формувача не відбудеться, оскільки, не дивлячись на формування нуля на виході тригера, одиничне значення на виходах елементів 8, 17 залишається незмінним, тобто лічильник 1 перейде у стан 0010, стан лічильників 9, 12, 11 залишиться без змін. Надалі процеси аналогічні розглянутими раніше доти, поки лічильники 1, 9 не перейдуть у нульовий стан, лічильник 11 - у нульовий стан, лічильник 12 у стан 0011, що веде до формування рівня нуля на виходах елементів 8, 7 (тобто на входах R асинхронної установки лічильників 1, 9, переводячи їх у режим блокування нульового стану), при цьому одиничне значення на виході елемента 17 не відбудеться. І тоді зі вступом подальших тактових імпульсів процеси аналогічні розглянутими раніше доти, поки лічильник 12 не перейде у нульовий стан, що веде до формування рівня нуля на виходах елементів 17, 18 (на входах R асинхронної установки лічильників 11, 12, переводячи їх у режим блокування нульового стану), тобто формувач перейде в початковий стан. Зі вступом наступного імпульсу запуску усі процеси повторюються. На Фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (верхнє кільце - граф переходів лічильника 12, друге кільце - граф переходів лічильника 11, третє кільце - граф переходів лічильника 1, нижнє кільце - граф переходів лічильника 9, із загальною вершиною, відповідною початковому нульовому стану лічильників, а на Фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження В=4, D=2 визначаючого параметри вихідної послідовності імпульсів, тобто тривалість імпульсів: t и=ВТ=4Т, кількість імпульсів в серії (кількість фаз): N=2(D+1)=6. На відміну від відомого пристрою формування періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів і часовим перекриттям кінця кожного попереднього з началом наступного імпульсу, рівному періоду тактових імпульсів (яки поступають на вхід формувача з виходу зовнішнього генератора) розширює область використання і функціональної можливості формувача. ФОРМУЛА ВИНАХОДУ Формувач періодичної послідовності багатофазних серій з програмованою кількістю фаз і тривалістю імпульсів в серії, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, перший і другий елементи АБО, демультиплексор, при цьому загальна точка послідовно сполучених резистора і конденсатора, підключених до шини живлячої напруги, з'єднана з інформаційним входом D-тригера, з одним входом елементів І, другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідної послідовності імпульсів, вихід першого елемента І з'єднано зі входом асинхронної установки першого D-тригера у нульовий стан, другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера, вихід другого елемента І з'єднано зі входом асинхронної установки 5 UA 106811 C2 5 10 15 20 25 30 35 40 45 лічильника у нульовий стан, вихід переповнювання лічильника з'єднано з другим входом першого елемента АБО і першим входом другого елемента АБО, виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача, тактові входи лічильника, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора, входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів/фаз, який відрізняється тим, що в нього введено: другий, третій і четвертий реверсивні двійкові лічильники, кожен з яких має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, другий демультиплексор зі входом керування, третій, четвертий і п'ятий двовходові елементи І, третій і четвертий двовходові елементи АБО, п'ятий тривходовий, шостий і сьомий чотиривходові елементи АБО, перший, другий третій і четвертий інвертори, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана зі входом третього елемента І, вхід п'ятого елемента АБО з'єднано з виходом першого елемента АБО, другий вхід третього елемента АБО з'єднано з виходом переповнення другого лічильника, входом третього інвертора і входом керування першого демультиплексора, вихід третього інвертора з'єднано зі входом дозволу режиму лічби другого лічильника, вихід сьомого елемента АБО з'єднано зі входом дозволу режиму лічби першого лічильника, входом четвертого елемента І і з другим входом другого елемента АБО, вихід якого з'єднано з першим входом п'ятого елемента І, другий вхід якого з'єднано з виходом третього елемента АБО, вихід п'ятого елемента І з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника, другий вхід третього елемента АБО з'єднано зі входом керування другого демультиплексора, другим входом п'ятого елемента АБО, виходом переповнення третього лічильника і входом другого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби третього лічильника, вихід третього елемента АБО з'єднано з другим входом четвертого елемента І, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження другого лічильника, вхід асинхронної установки у нульовий стан другого лічильника з'єднано з виходом другого елемента І, вихід переповнювання четвертого лічильника з'єднано з першим входом четвертого елемента АБО і третім входом п'ятого елемента АБО, другий вхід четвертого елемента АБО з'єднано зі входом дозволу режиму лічби четвертого лічильника, входом дозволу синхронного паралельного завантаження третього лічильника і виходом шостого елемента АБО, вихід п'ятого елемента АБО з'єднано з другим входом третього елемента І, вихід якого з'єднано зі входом асинхронної установки у нульовий стан третього і четвертого лічильників, виходи розрядів четвертого лічильника з'єднано з відповідними адресними входами другого демультиплексора, виходи якого утворюють другу групу виходів формувача, виходи нульового, другого і третього розрядів другого лічильника з'єднано зі входами шостого елемента АБО, а вихід першого розряду з'єднано зі входом першого інвертора, вихід якого з'єднано з четвертим входом шостого елемента АБО, виходи нульового, другого і третього розрядів третього лічильника з'єднано зі входами сьомого елемента АБО, а вихід першого розряду з'єднано зі входом другого інвертора, вихід якого з'єднано з четвертим входом сьомого елемента АБО, тактові входи другого, третього і четвертого лічильників з'єднано з тактовим входом першого лічильника, входи паралельного завантаження четвертого лічильника з'єднано з відповідними входами паралельного завантаження першого лічильника, утворюючи входи налагодження формувача на задану кількість каналів/фаз, входи паралельного завантаження другого лічильника з'єднано з відповідними входами паралельного завантаження третього лічильника, утворюючи входи налагодження формувача на задану тривалість вихідних імпульсів. 6 UA 106811 C2 7 UA 106811 C2 Комп’ютерна верстка О. Рябко Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 8