Пристрій для стиску цифрових телевізійних сигналів кольорового зображення

1. Пристрій для стиску цифрових телевізійних сигналів кольорового зображення, що містить аналого-цифровий перетворювач (АЦП), блок установлення опорного рівня, перший регістр, другий регістр, перший блок затримки, перший блок порівняння, перший лічильник, елемент АБО, елемент І, другий лічильник, третій лічильник, третій регістр, другий блок затримки, комутатор, другий блок порівняння, перший блок пам'яті, другий блок пам'яті, блок елементів АБО, формувач коду синхронізації, перетворювач коду, блок управління, блок управління містить одновібратор, перший тригер, інвертор, генератор тактових імпульсів, другий тригер, перший лічильник-дільник, перший елемент І, другий елемент І, перший блок затримки, другий лічильник-дільник, третій лічильникдільник, третій тригер, другий блок затримки, третій блок затримки, вхід пристрою стиску цифрових телевізійних сигналів з'єднаний із аналогоцифровим перетворювачем, груповий вихід якого поданий на груповий вхід першого регістру і з блоком установлення опорного рівня, вихід якого з'єднаний з входом блоку управління, перший вхід управління першого регістру з'єднаний з виходом блоку управління, груповий вихід першого регістру поданий на перший груповий вхід блок порівняння, другий регістр і через перший блок затримки на перший груповий вхід першого блоку пам'яті і другого блоку пам'яті, перший вхід управління другого регістру з'єднаний із виходом блоку управління, вихід блоку управління з'єднаний з другим входом управління першого регістру, др угого регістр у, другого лічильника і третього лічильника, груповий вихід др угого регістру поданий на другий груповий вхід блоку порівняння, вхід управління блоку порівняння з'єднаний виходом блоку управління, вихід блоку порівняння з'єднаний із другим входом першого лічильника і елемента АБО, перший вхід першого лічильника з'єднаний з виходом блоку управління, груповий вихід першого лічильника поданий на груповий вхід елементу І та через дру A (54) ПРИСТРІЙ ДЛЯ СТИСКУ ЦИФРОВИХ ТЕЛЕВІЗІЙНИХ СИГНАЛІВ КОЛЬОРОВОГО ЗОБРАЖЕННЯ 36780 другого лічильника-дільника з'єднаний із другим входом першого тригера, перший вихід другого блоку затримки з'єднаний із третім тригером і одновібратором, виходи два і три др угого блоку затримки з'єднані відповідно з виходами блоку управління, перший і другий вихід третього тригера з'єднані відповідно з виходами блоку управління, вихід одновібратора з'єднаний із першим входом другого тригера і виходом блоку управління, вихід др угого тригера з'єднаний із другим входом другого елементу І, вихід другого елементу І з'єднаний з входом третього лічильника-дільника і виходом блоку управління, вихід третього лічильника-дільника з'єднаний з третім блоком затримки і виходом блоку управління, вихід третього блоку затримки з'єднаний із виходом блоку управління, який відрізняється тим, що безпосередньо у пристрій для стиску цифрови х телевізійних сигналів додатково введені перший блок тригерів, другий блок тригерів, перший тригер, другий тригер, елемент АБО-НІ, елемент І-НІ, причому перший вхід першого тригера з'єднаний з виходом блоку управління, другий вхід першого і другого тригера з'єднані із виходом блоку управління, вихід першого тригера з'єднаний з першим входом другого тригера і з першим входом елементу АБО-НІ, ви хід другого тригера з'єднаний з другим входом елеме нту АБО-НІ, ви хід елементу АБО-НІ з'єднаний з входом першого і другого блоку тригерів, а також з входом елементу І-НІ, вихід елементу І-НІ з'єднаний з виходом першого блоку порівняння і з другими входами першого лічильника і елементу АБО, груповий вихід першого блоку затримки з'єднаний з груповим входом першого блоку тригерів, груповий вихід першого блоку тригерів з'єднаний з першими груповими входами першого і другого блоків пам'яті, груповий ви хід другого блоку затримки з'єднаний з груповим входом другого блоку тригерів, груповий вихід другого блоку тригера з'єднаний з другими груповими входами першого і другого блоків пам'яті. 2. Пристрій для стиску цифрови х телевізійних сигналів кольорового зображення за п. 1, який відрізняється тим. що в блок управління додатково введеш третій елемент І, четвертий лічильникдільник причому вхід третього елементу І з'єднаний з першим входом першого тригера і входом інвертора, вихід третього елементу І з'єднаний з виходом блоку управління, вхід четвертого лічильника-дільника з'єднаний з виходом генератора тактових імпульсів і з третім входом першого елементу І, а також з першим входом другого елементу І, вихід четвертого лічильника-дільника з'єднаний з виходом блоку управління. Запропонований винахід відноситься до галузі передачі й збереження кольорових зображень у системах із застосуванням телевізійних дисплеїв та відеотерміналів, і може бути використаний, у тому числі, в автоматизованих системах відображення, обробки даних і управління. Відомо "Пристрій для стиску цифрових телевізійних сигналів" що містить аналоговий цифровий перетворювач АЦП, перший блок порівняння, блок вибору символу, який передається, блок управління пам'яттю, блок пам'яті, блок установлення опорного рівня, формувач коду синхронізації, перший блок кодування, блок затримки, другий блок порівняння, другий блок кодування, перетворювач коду, буферний блок, блок управління [1]. Недоліком даного пристрою є відсутність синхронізації по рядках у кадрі зображення. Відомо також "Пристрій для стиску кольорових сигналів телевізійних зображень", що містить аналого-цифровий перетворювач (АЦП), блок установлення опорного рівня, блок елементів І, перший і другій регістри, блок управління, перший блок порівняння, перший і другий лічильники, третій регістр, др угий блок порівняння, блок пам'яті та перетворювач коду. Блок установлення опорного рівня містить перший тригер, генератор тактових імпульсів, другій тригер, перший і другій елементи І, перший лічильник-дільник, третій елемент І, першу-четверту лінії затримки відповідно, другий лічильникдільник, п'яту лінію затримки, перший елемент АБО, шосту лінію затримки, третій лічильникдільник, другий елемент АБО, сьому лінію затримки і третій тригер [2]. До недоліків даного пристрою відносяться відсутність синхронізації по рядках у кадрі зображення. Найбільш близьким до запропонованого технічного рішення, вибраний як прототип, є "Пристрій для стиску цифрових телевізійних сигналів кольорового зображення", що містить пристрій для стиску цифрових телевізійних сигналів кольорового зображення і блок управління [3]. Пристрій для стиску цифрових телевізійних сигналів містить аналого-цифровий перетворювач 1 (АЦП), блок 2 установлення опорного рівня, перший регістр 3, другий регістр 4, перший блок 5 затримки, перший блок 6 порівняння, перший лічильник 7, елемент АБО 8, елемент 19, другий лічильник 10, третій лічильник 11, третій регістр 12, другий блок 13 затримки, комутатор 14, др угий блок 15 порівняння, перший блок 16 пам'яті, другий блок 17 пам'яті, блок 18 елементів АБО, формувач 19 коду синхронізації, перетворювач 20 коду, блок 21 управління. Структурна схема пристрою прототипу надана на фіг. 1. Структурна схема блоку 21 надана на фіг. 2. Блок 21 управління містить одновібратор 22, перший тригер 23, інвертор 24, генератор 25 тактових імпульсів, другий тригер 26, перший лічильник-дільник 27, перший елемент І 28, другий елемент І 29, перший блок 30 затримки, другий лічильник-дільник 31, третій лічильник-дільник 32, третій тригер 33, другий блок 34 затримки, третій блок 35 затримки. Вхід пристрою стиску цифрових телевізійних сигналів з'єднаний із аналого-цифровим перетворювачем 1, груповий вихід якого поданий на груповий вхід першого регістру 3 і з блоком 2 установлення опорного рівня, вихід якого з'єднаний із входом 2 блоку 21 управління, перший вхід управління першого регістру 3 з'єднаний із виходом 3 блоку 21 управління, груповий вихід регістр у 3 по 2 36780 даний на перший груповий вхід блок 6 порівняння, другий регістр 4 і через перший блок 5 затримки на перший груповий вхід першого блоку 16 пам'яті і другого блоку 17 пам'яті, перший вхід управління другого регістру 4 з'єднаний із виходом 4 блоку 21 управління, вихід 5 блоку 21 управління з'єднаний із другим входом управління першого регістру 3, другого регістр у 4, другого лічильника 10 і третього лічильника 11, груповий вихід другого регістру 4 поданий на другий груповий вхід блоку 6 порівняння, вхід управління блоку 6 порівняння з'єднаний виходом 6 блоку 21 управління, вихід блоку 6 порівняння з'єднаний із другим входом першого лічильника 7 і елемента АБО 8, перший вхід першого лічильника 7 з'єднаний із виходом 7 блоку 21 управління, груповий вихід першого лічильника 7 поданий на груповий вхід елементу І 9 і через другий блок 13 затримки на другий груповий вхід першого блоку 16 пам'яті і другого блоку 17 пам'яті, вихід елементу 19 з'єднаний із першим входом елементу АБО 8, ви хід елементу АБО 8 з'єднаний із першим входом другого лічильника 10, груповий вихід другого лічильника 10 поданий на перший груповий вхід комутатору 14 і груповий вхід третього регістру 12, перший вхід третього лічильника 11 з'єднаний із виходом 8 блоку 21 управління, груповий вихід третього лічильника 11 поданий на другий груповий вхід комутатору 14 і перший груповий вхід другого блоку 15 порівняння, перший вхід управління третього регістру 12 з'єднаний із виходом 9 блоку 21 управління, груповий вихід третього регістру 12 поданий на другий груповий вхід др угого блоку 15 порівняння, вхід управління другого блоку 15 порівняння з'єднаний із виходом 10 блоку 21 управління, вихід другого блоку 15 порівняння з'єднаний із другим входом управління третього регістру 12 і першим входом блоку 21 управління, вихід 11 блоку 21 управління з'єднаний із першим входом управління комутатору 14, першим блоком 16 пам'яті і другим блоком 17 пам'яті, вихід 12 блоку 21 управління з'єднаний із другим входом управління комутатору 14, першим блоком 16 пам'яті і другим блоком 17 пам'яті, перший груповий вихід комутатору 14 поданий на третій груповий вхід першого блоку 16 пам'яті, другий груповий вихід комутатор у 14 поданий на третій груповий вхід другого блоку 17 пам'яті, груповий вихід першого блоку 16 пам'яті поданий на перший груповий вхід блоку 18 елементів АБО, груповий вихід др угого блоку 17 пам'яті поданий на другий груповий вхід блоку 18 елементів АБО, вхід формувача 19 коду синхронізації з'єднаний із виходом 2 блоку 21 управління, груповий вихід формувача 19 коду синхронізації поданий на третій груповий вхід блоку 18 елементів АБО, груповий вихід блоку 18 елементів АБО поданий на груповий вхід перетворювача 20 коду, вхід управління перетворювача 20 коду з'єднаний із виходом 1 блоку 21 управління, вихід перетворювача 20 коду є виходом пристрою. Перший вхід блоку 21 управління з'єднаний із другим входом другого тригера 26, вхід 2 блоку 21 управління з'єднаний із входом інвертору 24 і першим входом першого тригеру 23, ви хід першого тригера 23 з'єднаний із першим входом першого елементу І 28, вихід інвертору 24 з'єднаний із другим входом першого елементу І 28, вихід з генератора 25 тактових імпульсів з'єднаний з третім входом першого елементу І 28 і першим входом друго го елементу І 29, вихід першого елементу І 28 з'єднаний з входом першого лічильникадільника 27, вихід першого лічильника-дільника 27 з'єднаний з другим лічильником-дільником 31, першим блоком 30 затримки і виходом 4 блоку 21 управління, виходи перший, другий і третій першого блоку 30 затримки з'єднані відповідно з виходами 6, 3 і 7 блоку 21 управління, вихід другого лічильника-дільника 31 з'єднаний з другим входом блоку 34 затримки і другим входом першого тригера 23, перший вихід другого блоку 34 затримки з'єднаний з третім тригером 33 і одновібратором 22, вихід 2 і 3 другого блоку 34 затримки з'єднаний відповідно з виходами 5 і 9 блоку 21 управління, перший і другий вихід третього тригера 33 з'єднаний відповідно із виходами 11 і 12 блоку 21 управління, вихід одновібратора 22 з'єднаний із першим входом другого тригера 26 і виходом 2 блоку 21 управління, вихід другого тригера 26 з'єднаний із другим входом другого елементу І 29, ви хід другого елементу І 29 з'єднаний з входом третього лічильника дільника 32 і виходом 1 блоку 21 управління, вихід третього лічильника-дільника 32 з'єднаний з третім блоком 35 затримки і виходом 10 блоку 21 управління, вихід третього блоку 35 затримки з'єднаний із виходом 8 блоку 21 управління. Робота даного пристрою полягає у наступному. У початковому стані перший регістр 3, другий регістр 4, другий лічильник 10, третій лічильник 11 обнульовані. У третій регістр 12 записаний код максимальної адреси попереднього кадру АБО, якщо на вхід пристрою надходить перший кадр, нульова комбінація. В один із блоків пам'яті (16 або 17) записані інструкції щодо кодування (Jі, Dі) про попередній кадр (у випадку, коли на вхід пристрою надходить перший кадр, обидва блоки пам'яті обнульовані). Кожна інструкція містить інформацію про колір (Jі) та довжину (Dі), причому довжині відповідають кількість елементів відображення одної кольоровості упродовж рядку растра. Розрядність коду Jі(m) вибирається виходячи з вимог, що ставляться до системи. Так, при m=8, число відображених відтінків складає 28=256. Розрядність коду Dі(n) фіксована і тому доцільно вибирати n у межах 6£n£8. Для зручності розгляду роботи припустимо, що стисла інформація про попередній кадр записана у другий блок 17 пам'яті. З надходженням на вхід пристрою аналогового ТВ-сигналу блок 2 установлення опорного рівня формує імпульс, відповідний кадровому імпульсу, і видає його на вхід 2 блоку 21 управління, дозволяючи цикл роботи. АЦП 1 перетворює аналоговий сигнал в m-розрядний код кольоровості, що надходить на груповий вхід першого регістру 3. Цей код відповідає поточному елементу відображення. З надходженням тактового імпульсу з блоку 21 управління на перший вхід першого регістру 3 код записується у регістр. Із надходженням тактового імпульсу з блоку 21 управління на перший вхід першого регістру 4, у цей регістр записується код, що надходить з групового виходу першого регістру 3. За рахунок того, що імпульс на виході 4 блоку 21 управління випереджає імпульс на виході 3, в другий регістр 4 записується код кольоровості попереднього елементу відображення (або, якщо 3 36780 починається обробка нового кадру, - н ульової комбінації). Коди кольоровості поточного та попереднього елементів відображення, що надходять з групових ви ходів відповідно першого, другого регістрів 3, 4 на гр упові входи першого блоку 6 порівняння, порозрядно порівнюються. Із надходженням тактового імпульсу з виходу 6 блоку 21 управління на вхід управління першого блоку 6 порівняння, на його виході формується сигнал результату порівняння. Цей сигнал водночас надходить на другий вхід першого лічильника 7 і - через елемент АБО 8 - на перший вхід першого лічильника 10. У випадку відмінності кодів кольоровості сусідніх елементів зображення на виході першого блоку 6 порівняння формується одиничний імпульс, який обнульовує перший лічильник 7 і збільшує стан другого лічильника 10 на одиницю. Якщо коди кольоровості сусідніх елементів співпадають, то під впливом нульового потенціалу, що надходить з виходу блоку 6 порівняння, другий лічильник 10 збереже свій стан незмінним, а перший лічильник 7 під впливом імпульсів з виходу 7 блоку 21 управління збільшить свій стан на одиницю. Паралельний код кольоровості елементу (Ji) з виходу першого регістру 3 через перший блок 5 затримки водночас надходить на перші групові входи блоків пам'яті (16, 17). Паралельний код довжини смуги (Di) з групового ви ходу першого лічильника 7 водночас надходить на груповий вхід першого елементу І 9 та - через другий блок 13 затримки на другі групові входи блоків пам'яті (16, 17). Комутатор 14 здійснює підключення групового виходу другого лічильника 10 до третього групового входу блоку пам'яті, працюючого у режимі запису (у розглядуваному випадку - першого блоку 16 пам'яті). Таким чином, за адресою, яка формується другим лічильником 10, в перший блок 16 пам'яті здійснюється запис кодованої інструкції (Ji, Di). Якщо коди кольоровості поточного та попереднього елементів відображення співпадають, то запис нової інструкції (із зміненим Di) виробляється за старою адресою. Якщо коди кольоровості поточного та попереднього елементів зображення НІ збігаються, то запис нової інструкції здійснюється за новою адресою. Тому що запис у блок пам'я ті здійснюється асинхронно, то зміна адреси на третьому груповому вході блоку пам'яті повинна випереджати зміну кодів (Ji, Di) відповідно на першому, другому групови х входах того ж блоку пам'яті. Для виконання цієї умови використовуються перший, другій блоки 5, 13 затримки. Якщо довжина смуги перевищує 2n елементів зображення, то кодування відбувається наступним чином. При повному заповненні першого лічильника 7 (тобто, коли на його виходах встановиться n "одиниць") на виході елементу І 9 формується одиничний потенціал, який проходячи через елемент АБО 8, впливає на перший вхід другого лічильника 10, при цьому стан лічильника 10 НІ змінюється і інструкція (Ji, Di) записується в блок 16 пам'яті за старою адресою. З приходом наступного тактового імпульсу на другий вхід першого лічильника 7 цей лічильник обнульовується, при цьому на виході елементу І 9 формується нульовий потенціал, утворюючи задній фронт імпульсу. По цьому задньому фронту др угий лічильник 10 збільшує свій стан на одиницю і нова інструкція (із колишнім Ji і Di=0) записується у блок 16 пам'яті за новою адресою. Під час надходження на вхід пристрою рядкового синхроімпульсу блок 2 установлення опорного рівня видає на вхід 2 блоку 21 управління імпульс, синхронний рядковому імпульсу, при цьому на час тривалості цього імпульсу блоку 21 управління перестає видавати тактові імпульси на виходи 3, 4, 6, 7. Це призводить до того, що процедурі порядково-вагового кодування будуть підлягати тільки ті частини повного ТВ-сигналу, що несуть інформацію про кольоровість. Після обробки останнього елементу кадру з виходу 9 блоку 21 управління на перший вхід третього регістру 12 надійде імпульс, під впливом якого у регістр 12 запишеться код максимального числа, що надійде із групового виходу др угого лічильника 10. По закінченні запису коду максимальної адреси у регістр 12 на виході 5 блоку 21 управління формується імпульс, що обнульовує перший регістр 3, другий регістр 4, другий лічильник 10, третій лічильник 11. Водночас із цим на виході 11 блоку 21 управління встановлюється нульовий потенціал, а на виході 12 блоку 21 управління - одиничний потенціал, і цим досягається зміна режимів роботи першого і другого блоків (16, 17) пам'яті. На цьому цикл кодування поточного кадру зображення завершується. З надходженням кадрового синхроімпульсу наступного кадру на вихід пристрою починається цикл зчитування з першого блоку 16 пам'яті інструкцій про попередній кадр і кодування наступного кадру. Кодування наступного кадру зображення здійснюється аналогічно розглянутому, з тією різницею, що запис інструкції здійснюється в другий блок 17 пам'яті. Зчитування інформації на вихід пристрою здійснюється таким чином. З початком надходження із виходу блоку 2 установлення опорного рівня на вхід 2 блоку 21 управління імпульсу, відповідного кадровому синхроімпульсу, з виходу 2 блоку 21 управління на вхід формувача 19 коду синхронізації видається одиничний потенціал, з виходу 1 блоку 21 управління на вхід управління перетворювача 20 коду - (m+n) імпульсів. Синхрокод у паралельному коді зчитується з виходу формувача 19 коду синхронізації на перший груповий вхід блоку 18 елементів АБО, з виходу якого він надходить на груповий вхід перетворювача 20 коду і з частотою надходження тактових імпульсів на вхід управління перетворювача 20 коду видається на вихід пристрою у послідовному коді. По задньому фронту імпульсу, що надходить на вхід 2 блоку 21 управління і відповідному кадровому синхроімпульсі, на виході 2 блоку 21 управління встановлюється нульовий потенціал, що забороняє зчитування синхрокоду з виходу формувача 19 коду синхронізації. По закінченні зчитування синхрокоду з виходу 8 блоку 21 управління на перший вхід третього лічильника 11 надходить імпульс. Під впливом цього імпульсу третій лічильник 11 формує адресу звернення до блоку пам'яті, працюючого у режимі зчитування. У розглядуваному випадку комутатор 14 підключає груповий вихід лічильника 11 до третього групового входу першого блоку 16 пам'яті. Інструкція, що зчитується з 4 36780 чарунки пам'яті блоку 16 пам'яті, надходить через блок 18 елементів АБО на гр уповий, вхід перетворювача 20 коду і зчитується на вихід пристрою у послідовному коді із частотою тактових імпульсів, що надходять на вхід управління перетворювача 20 коду. Код адреси формується третім лічильником 11, порівнюється в другому блоку 15 порівняння із кодом максимальної адреси, що надходить з виходу третього регістру 12. Сигнал результату порівняння ("0" у випадку "НІ рівно" і "1" у випадку "рівно") формується на виході блоку 15 порівняння у разі приходу на його тактовий вхід імпульсу з виходу 10 блоку 21 управління. За рахунок того, що імпульси з виходу 10 блоку 21 управління трохи випереджають імпульси з виходу 8, другий блок 15 порівняння порівнює код максимальної адреси з кодом адреси чарунки пам'яті, інструкція з якої була щойно зчитана. Це призводить до того, що імпульс збігу коду максимальної адреси з кодом поточної адреси формується на виході блоку 15 порівняння по закінченні зчитування всіх інструкцій про даний кадр з першого блоку 16 пам'яті. Цей імпульс обнульовує третій регістр 12 і, надходячи на вхід 1 блоку 21 управління, забороняє видавання імпульсів з виходу 8, 10, 1 блоку 21 управління до надходження на вхід пристрою кадрового синхроімпульсу чергового кадру. На цьому цикл зчитування про даний кадр зображення завершується. Блок 21 управління працює таким чином. У початковому стані перший тригер 23, другий тригер 26, перший лічильник-дільник 27, другий лічильник-дільник 31, третій лічильник-дільник 32 обнульовані. Імпульс, що надходить на вхід 2 блоку 21 управління водночас подається на перший вхід першого тригера 23 і вхід інвертора 24. По передньому фронту імпульсу, відповідному кадровому синхроімпульсу, др угий тригер 26 переключається в одиничний стан. Одиничний потенціал з його виходу подається на перший вхід першого елементу І 28. Однак нульовий потенціал з виходу інвертора 24 продовжує утримувати перший елемент І 28 у "закритому" стані, перешкоджаючи проходженню тактових імпульсів з виходу ГТІ 25 на вихід елементу І 28. По задньому, фронту на вхід 2 блоку 21 управління імпульсу, що надходить, на виході інвертора 24 формується одиничний потенціал, який надходить на другий вхід першого елементу І 28, дозволяючи проходження через нього тактових імпульсів. Ці імпульси надходять на вхід першого лічильника-дільника 27, що здійснює ділення частоти вихідної послідовності на (m+n). Частота імпульсів на виході першого лічильникадільника 27 дорівнює частоті обробці інформації АЦП 1. Ці імпульси водночас надходять на вхід другого лічильника-дільника 31, вихід 4 блоку 21 управління, а також через перший блок 30 затримки - на виходи 6, 3, 7 блоку 21 управління. Під час надходження на вхід 2 блоку 21 управління імпульсів, відповідним рядковим синхроімпульсам інвертор 24 формує сигнал, який блокує під час цих імпульсів проходження тактових імпульсів через елемент І 28. При цьому у цей же час припиняється видавання імпульсів на виходи 6, 3, 7, 4 блоку 21 управління. Після надходження на вихід другого лічильника-дільника 31 М імпульсів на його виході форму ється імпульс, який обнульовує другий тригер 26. При цьому нульовий потенціал з виходу тригера 26 блокує проходження імпульсів через перший елемент І 28. Імпульс з виходу лічильника-дільника 31, затриманий в другому блоку 34 затримки, надходить на виходи 5, 9 блоку 21 управління, а також на вхід третього тригера 33 і одновібратора 22. При цьому тригер 33 переключається у протилежний стан, що забезпечує зміну керуючих сигналів на виходах 11, 12 блоку 21 управління, а одновібратор 22 формує імпульс, тривалість якого дорівнює часу зчитування синхрокоду на вихід пристрою, а задній фронт його співпадає із заднім фронтом кадрового синхроімпульсу, що надходить, на вхід пристрою ТВсигналу. Імпульс з виходу одновібратора 22 надходить на вихід 2 блоку 21 управління і водночас на відповідний вхід др угого тригера 26, при цьому тригер 26 переключається в одиничний стан. Одиничний потенціал з виходу др угого тригера 26 подається на другий вхід друго го елементу І 29, дозволяючи проходження через нього тактових імпульсів з виходу ГТІ 25. Імпульси з виходу елементу І 29 надходять на вихід 1 блоку 21 управління і водночас на вхід третього лічильника-дільника 32. Цей лічильник-дільник здійснює ділення частоти вхідної послідовності імпульсів на (m+n). З виходу лічильника-дільника 32 імпульси надходять на вихід 10 блоку 21 управління і через третій блок 35 затримки на вихід 8. Під час надходження імпульсу на вхід 1 блоку 21 управління тригер 23 переключається в нульовий стан, блокуючи проходження імпульсів через другий елемент І 29, що веде до припинення видачі імпульсів на виходи 1,10, 8 блоку 21 управління [3]. Таким чином, недоліком пристрою-прототипу є відсутність синхронізації по рядках у кадрі зображення. В основу винаходу була поставлена задача створити такий пристрій для стиску цифрових телевізійних сигналів кольорового зображення, який за рахунок введення двох блоків тригерів, двох тригерів, елемента АБО-НІ, елемента І-НІ, елемента І, лічильника-дільника дозволяв би запровадити синхронізацію по рядках у кадрі зображення. Технічний результат, що може бути отриманий при здійсненні винаходу, полягає в тому, що синхронізація по рядках збільшує імовірність правильного відтворення інформації при впливі на неї перешкод, а зменшення кількості біт, необхідних на передачу, веде до скорочення об'єму пам'яті для зберігання зображення і часу на передачу по каналу зв'язку. Поставлена задача вирішується за рахунок того, що в пристрій, що містить аналого-цифровий перетворювач (АЦП), блок установлення опорного рівня, перший регістр, другий регістр, перший блок затримки, перший блок порівняння, перший лічильник, елемент АБО, елемент І, другий лічильник, третій лічильник, третій регістр, другий блок затримки, комутатор, др угий блок порівняння, перший блок пам'яті, другий блок пам'яті, блок елементів АБО, формувач коду синхронізації, перетворювач коду, блок управління, блок управління містить одновібратор, перший тригер, інвертор, генератор тактових імпульсів, другий тригер, перший 5 36780 лічильник-дільник, перший елемент І, другий елемент І, перший блок затримки, другий лічильникдільник, третій лічильник-дільник, третій тригер, другий блок затримки, третій блок затримки, вхід пристрою стиску цифрових телевізійних сигналів з'єднаний із аналого-цифровим перетворювачем груповий вихід якого поданий на груповий вхід першого регістру і з блоком установлення опорного рівня вихід якого з'єднаний з входом блоку управління, перший вхід управління першого регістру з'єднаний з виходом блоку управління, груповий вихід регістру поданий на перший груповий вхід блоку порівняння, другий регістр і через перший блок затримки на перший груповий вхід першого блоку пам'яті і другого блоку пам'яті, перший вхід управління другого регістру з'єднаний із виходом блоку управління, вихід блоку управління з'єднаний з другим входом управління першого регістру, другого регістру, др угого лічильника і третього лічильника, груповий вихід другого регістру поданий на другий груповий вхід блоку порівняння, вхід управління блоку порівняння з'єднаний виходом блоку управління, вихід блоку порівняння з'єднаний з другим входом першого лічильника і елементу АБО, перший вхід першого лічильника з'єднаний з виходом блоку управління, груповий вихід першого лічильника поданий на груповий вхід елементу І і через другий блок затримки на другий груповий вхід першого блоку пам'яті і другого блоку пам'яті, вихід елементу І з'єднаний з першим входом елементу АБО, ви хід елементу АБО з'єднаний з першим входом другого лічильника, груповий вихід другого лічильника поданий на перший груповий вхід комутатора і груповий вхід третього регістру, перший вхід третього лічильника з'єднаний з виходом блоку управління, груповий вихід третього лічильника поданий на другий груповий вхід комутатора і перший груповий вхід другого блоку порівняння, перший вхід управління третього регістру з'єднаний з виходом блоку управління, груповий вихід третього регістру поданий на другий груповий вхід др угого блоку порівняння, вхід управління другого блоку порівняння з'єднаний з виходом блоку управління, вихід другого блоку порівняння з'єднаний з другим входом управління третього регістру і першим входом блоку управління, вихід блоку управління з'єднаний з першим входом управління комутатора, першим блоком пам'яті і другим блоком пам'яті, вихід блоку управління з'єднаний з другим входом управління комутатора, першим блоком пам'яті і другим блоком пам'яті, перший груповий вихід комутатора поданий на третій груповий вхід першого блоку пам'яті, другий груповий вихід комутатора поданий на третій груповий вхід др угого блоку пам'яті, груповий вихід першого блоку пам'яті поданий на перший груповий вхід блоку елементів АБО, груповий вихід другого блоку пам'яті поданий на другий груповий вхід блоку елементів АБО, вхід формувача коду синхронізації з'єднаний з виходом блоку управління, груповий вихід формувача коду синхронізації поданий на третій груповий вхід блоку елементів АБО, вихід блоку елементів АБО поданий на груповий вхід перетворювача коду, ви хід блоку управління з'єднаний із входом перетворювача коду, вихід перетворювача коду є ви ходом пристрою для стиску, вхід блоку управління з'єд наний з другим входом другого тригера, вхід блоку управління з'єднаний із входом інвертора і першим входом першого тригера, вихід другого тригера з'єднаний з першим входом першого елементу І, вихід інвертора з'єднаний з другим входом першого елементу І, ви хід із генератора тактових імпульсів з'єднаний з третім входом першого елементу І і першим входом другого елементу І, вихід першого елементу І з'єднаний з входом першого лічильника-дільника, вихід першого лічильника-дільника з'єднаний з другим лічильником-дільником, першим блоком затримки і виходом блоку управління, виходи перший, другий і третій першого блоку затримки з'єднані відповідно з виходами блоку управління, вихід другого лічильника-дільника з'єднаний з другим входом блоком затримки І другим входом першого тригера, перший вихід другого блоку затримки з'єднаний з третім тригером і одновібратором, виходи два і три другого блоку затримки з'єднані відповідно з виходами блоку управління, перший і другий вихід третього тригера з'єднані відповідно з виходами блоку управління, вихід одновібратора з'єднаний з першим входом другого тригера і виходом блоку управління, вихід першого тригера з'єднаний з другим входом другого елементу І, вихід другого елементу І з'єднаний з входом третього лічильника-дільника і виходом блоку управління, вихід третього лічильника-дільника з'єднаний з третім блоком затримки і виходом блоку управління, вихід третього блоку затримки з'єднаний з виходом блоку управління, додатково введені у пристрій для стиску цифрових телевізійних сигналів перший блок тригерів, другий блок тригерів, перший тригер, другий тригер, елемент АБО-НІ, елемент І-НІ, у пристрій управління третій елемент І, четвертий лічильникдільник, причому перший вхід першого тригера з'єднаний з виходом блоку управління, другий вхід першого і другого тригера з'єднані з виходом блоку управління, вихід першого тригера з'єднаний з першим входом другого тригера і з першим входом елементу АБО-НІ, вихід др угого тригера з'єднаний з другим входом елементу АБО-НІ, ви хід елементу АБО-НІ з'єднаний з входом першого і другого блоку тригерів, а також з входом елементу І-НІ, вихід елементу І-НІ з'єднаний з виходом першого блоку порівняння і з другими входами першого лічильника і елементу АБО, гр уповий вихід першого блоку затримки з'єднаний з груповим входом першого блоку тригерів, груповий вихід першого блоку тригерів з'єднаний з першими груповими входами першого і другого блоків пам'яті, груповий вихід другого блоку затримки з'єднаний з груповим входом другого блоку тригерів, груповий вихід друго го блоку тригерів з'єднаний з другими груповими входами першого і другого блоків пам'яті, вхід третього елементу І з'єднаний з першим входом першого тригера і входом інвертора, вихід третього елементу І з'єднаний з першим входом першого тригера у пристрої для стиску цифрових телевізійних сигналів, вхід четвертого лічильникадільника з'єднаний з виходом генератора тактових імпульсів і з третім входом першого елементу І, а також з першим входом другого елементу І, ви хід четвертого лічильника-дільника з'єднаний з другими входами першого і другого тригерів у пристрої для стиску цифрови х телевізійних сигналів. 6 36780 Структурна схема пристрою, що пропонується, наведена на фіг. 3. Структурна схема блоку управління наведена на фіг. 4. Запропонований пристрій містить аналогоцифровий перетворювач 1 (АЦП), блок 2 установлення опорного рівня, перший регістр 3, другий регістр 4, перший блок 5 затримки, перший блок 6 порівняння, перший тригер 7, перший лічильник 8, елемент АБО 9, другий тригер 10, елемент І 11, другий лічильник 12, третій лічильник 13, третій регістр 14, елемент АБО-НІ 15, елемент І-НІ 16, другий блок 17 затримки, комутатор 18, др угий блок 19 порівняння, перший блок 20 тригерів, другий блок 21 тригерів, перший блок 22 пам'яті, другий блок 23 пам'яті, блок 24 елементів АБО, формувач 25 коду синхронізації, блок 26 управління, перетворювач коду 27. Блок 26 управління містить одновібратор 28, перший тригер 29, інвертор 30, генератор 31 тактових імпульсів, другий тригер 32, другий лічильник-дільник 33, перший елемент І 34, другий елемент І 35, другий блок 36 затримки, перший лічильник-дільник 37, четвертий лічильник-дільник 38, третій лічильник-дільник 39, третій тригер 40, третій елемент І 41, перший блок 42 затримки, третій блок 43 затримки. Вхід пристрою стиску цифрових телевізійних сигналів з'єднаний з аналого-цифровим перетворювачем 1 груповий вихід якого поданий на груповий вхід першого регістру 3 і на блок 2 установлення опорного рівня вихід якого з'єднаний з входом 26.1 блоку 26 управління, перший вхід управління першого регістру 3 з'єднаний з виходом 26.10 блоку 26 управління, груповий вихід регістру 3 поданий на перший груповий вхід блоку 6 порівняння, другий регістр 4 і через перший блок 5 затримки на груповий вхід першого блоку 20 тригерів, груповий вихід першого блоку 20 тригерів поданий на перший груповий вхід першого блоку 22 пам'яті і перший груповий вхід другого блоку 23 пам'яті, перший вхід управління другого регістру 4 з'єднаний з виходом 26.12 блоку 26 управління, вихід 26.6 блоку 26 управління з'єднаний з другим входом управління першого регістру 3, другого регістру 4, другого лічильника 12 і третього лічильника 13, груповий вихід др угого регістру 4 поданий на другий груповий вхід блоку 6 порівняння, вхід управління блоку 6 порівняння з'єднаний виходом 26.9 блоку 26 управління, вихід блоку б порівняння з'єднаний з другим входом першого лічильника 8, другим входом елементу АБО 9 і ви ходом елементу І-НІ 16, перший вхід першого лічильника 8 з'єднаний з виходом 26.11 блоку 26 управління, груповий вихід першого лічильника 8 поданий на груповий вхід елементу І 11 і через другий блок 17 затримки на груповий вхід другого тригера 21, груповий вихід блоку 21 тригерів поданий на другий груповий вхід першого блоку 22 пам'яті і другий груповий вхід другого блоку 23 пам'я ті, ви хід елементу І 11 з'єднаний з першим входом елементу АБО 9, ви хід елементу АБО 9 з'єднаний з першим входом другого лічильника 12, груповий вихід другого лічильника 12 поданий на перший груповий вхід комутатора 18 і груповий вхід третього регістру 14, перший вхід третього лічильника 13 з'єднаний з виходом 26.16 блоку 26 управління, груповий вихід третього лічильника 13 поданий на другий груповий вхід комутатора 18 і перший груповий вхід другого блоку 19 порівняння, перший вхід управління третього регістру 14 з'єднаний з виходом 26.7 блоку 26 управління, груповий вихід третього регістру 14 поданий на другий груповий вхід др угого блоку 19 порівняння, вхід управління другого блоку 19 порівняння з'єднаний з виходом 26.15 блоку 26 управління, вихід др угого блоку 19 порівняння з'єднаний з другим входом управління третього регістру 14 і входом 26.2 блоку 26 управління, вихід 26.8 блоку 26 управління з'єднаний з першим входом першого тригера 7, вихід першого тригера 7 поданий на перший вхід друго го тригера 10 і елементу АБО-НІ 15, ви хід другого тригера 10 поданий на другий вхід елементу АБО-НІ 15, ви хід 26.13 блоку 26 управління поданий на другі входи першого тригера 7 і другого тригера 10, вихід елементу АБО-НІ 15 поданий на вхід блоків 20 і 21 тригерів і на елемент І-НІ 16, вихід 26.4 блоку 26 управління з'єднаний з першими входами управління комутатора 18, першого блоку 22 пам'яті І другого блоку 23 пам'яті, вихід 26.5 блоку 26 управління з'єднаний з другими входами управління комутатора 18, першого блоку 22 пам'яті і другого блоку 23 пам'яті, перший груповий вихід комутатора 18 поданий на третій груповий вхід першого блоку 22 пам'яті, другий гр уповий вихід комутатора 18 поданий на третій груповий вхід другого блоку 23 пам'яті, груповий вихід першого блоку 22 пам'яті поданий на перший груповий вхід блоку 24 елементів АБО, груповий вихід др угого блоку 23 пам'яті поданий на другий груповий вхід блоку 24 елементів АБО, вхід формувача 25 коду син хронізації з'єднаний з виходом 26.3 блоку 26 управління, груповий вихід формувача 25 коду син хронізації поданий на третій груповий вхід блоку 24 елементів АБО, гр уповий вихід блоку 24 елементів АБО поданий на груповий вхід перетворення коду 27, вихід 26.14 блоку 26 управління з'єднаний з входом перетворювача коду 27, вихід перетворювача коду 27 є виходом пристрою для стиску цифрових телевізійних сигналів. Вхід 26.2 блоку 26 управління з'єднаний з другим входом другого тригера 32, вхід 26.1 блоку 26 управління з'єднаний з входом інвертора 30, першим входом першого тригера 29 і третім елементом І 41, ви хід третього елементу І 41 з'єднаний з виходом 26.8 блоку 26 управління, вихід першого тригера 29 поданий на перший вхід першого елементу І 34, вихід інвертора 30 поданий на другий вхід першого елементу І 34, ви хід з генератора 31 тактових імпульсів поданий на третій вхід першого елементу І 34 і перший вхід другого елементу І 35 і на вхід че твертого лічильника-дільника 38, вихід лічильника-дільника 38 поданий на вихід 26.13 блоку 26 управління, вихід першого елементу І 34 поданий на вхід першого лічильника-дільника 37, вихід першого лічильника-дільника 37 з'єднаний з другим лічильником-дільником 33, першим блоком 42 затримки і виходом 26.12 блоку 26 управління, виходи перший, другий і третій першого блоку 42 затримки з'єднані відповідно з виходами 26.9, 26.10 і 26.11 блоку 26 управління, вихід другого лічильника-дільника 33 з'єднаний з другим блоком 36 затримки і другим входом першого тригера 29, перший вихід другого блоку 36 затримки з'єднаний 7 36780 з третім тригером 40 і одновібратором 28, виходи другий і третій другого блоку 36 затримки з'єднані відповідно з виходами 26.6 і 26.7 блоку 26 управління, перший і другій ви ходи третього тригера 40 з'єднані відповідно з виходами 26.4 і 26.5 блоку 26 управління, вихід одновібратора 28 з'єднаний з першим входом другого тригера 32 і виходом 26.3 блоку 26 управління, вихід другого тригера 32 з'єднаний з другим входом другого елементу І 35, вихід другого елементу І 35 з'єднаний з входом третього лічильника-дільника 39 і виходом 26.14 блоку 26 управління, вихід третього лічильникадільника 39 поданий на вхід третього блоку 43 затримки і вихід 26.15 блоку 26 управління, вихід третього блоку 43 затримки з'єднаний з виходом 26.16 блоку 26 управління. У пристрої, що пропонується, АЦП 1 перетворює аналоговий телевізійний сигнал у цифровий, де кожному елементу відображення відповідає mрозрядний код кольоровості. Вихід аналогоцифрового перетворювача 1 об'єднаний з входом блоку 2 установлення опорного рівня і є входом пристрою фіг. 3). Блок 2 установлення опорного рівня призначається для формування імпульсів, відповідним кадровим та рядковим синхроімпульсам аналогового телевізійного сигналу. Перший регістр 3 призначається для запису, зберігання й видання коду кольоровості поточного елемента відображення. Другий регістр 4 призначається для запису, зберігання та видання коду кольоровості попереднього елемента відображення. Перший блок 5 затримки для затримки коду кольоровості, що надходить на вхід блоку тригерів 20, на час, необхідний для переключення другого лічильника 12. Перший блок 6 порівняння призначений для порозрядного порівняння m-розрядних кодів кольоровості поточного і попереднього елементів відображення і формування на своєму ви ході одиничного імпульсу у випадку їхнього незбігу. Перший блок 6 порівняння містить m елементів АБОНІ виходи яких підключенідо входів елементу АБО, ви хід якого підключений до першого входу елементу І, др угий вхід якого є третім входом першого блоку 6 порівняння, першим входом якого служать перші входи елементів АБО-НІ, др угі входи яких утворять другий вхід блоку 6 порівняння, виходом якого служить вихід елементу І. Перший тригер 7 і другий тригер 10 призначені для формування двох імпульсів, які через елемент АБО-НІ 15 обнульовують значення блоків 20 і 21 тригерів на два такти для формування синхронізуючої послідовності, що складається з нулів довжиною рівною 2´(m+n). Дана послідовність буде унікальною за своєю структурою. Перший лічильник 8 призначений для формування n - розрядного коду довжини смуги (Dі), причому чисельно код Dі відбиває кількість елементів відображення, кольоровість яких збігається із кольоровістю кожного з попередніх елементів відображення. Елемент АБО 9 призначений для об'єднання виходів першого блоку 6 порівняння, елементу І 11 елементу І-НІ 16. Елемент І 11 призначений для формування імпульсу переповнення першого лічильника 8. Другий лічильник 12 призначений для формування коду адреси звернення до блоку пам'яті (22 або 23), працюючого у режимі запису в даному циклі обробки інформації. Третій лічильник 13 призначений для формування коду адреси звернення до блоку пам'яті (22 або 23), працюючого у даному циклі обробки в режимі зчитування. Третій регістр 14 призначений для запису, зберігання і видання на другий груповий вхід другого блоку 19 порівняння коду максимальної адреси (тобто адреси чарунки пам'яті блоку 22 або 23 пам'яті, в яку записана інструкція про останню смугу попереднього кадру). Цей код необхідний для формування сигналу закінчення зчитування інструкції на вихід пристрою. Елемент АБО-НІ 15 призначений для об'єднання та інвертування імпульсів, що надходять з тригерів 7 і 10. Елемент І-НІ 16 призначений для формування імпульсу, обн ульовуючого перший лічильник 8 і через елемент АБО 9 зміни значення другого лічильника 12 після надходження синхроімпульсу на вхід пристрою на два такти. Перший і другій блоки 20 та 21 тригерів призначені для формування нульових значень кольору й довжини, що має бути ознакою синхронізуючої послідовності, яка складається з двох нульових послідовностей (m+n). Другий блок 17 затримки призначений для затримки коду довжини, що надходить на блок 21 тригерів, на час, необхідний для переключення другого лічильника 10. Комутатор 18 призначений для підключення по черзі виходів другого, третього лічильників 12, 13 до відповідних групови х входів першого і другого блоків 22 або 23 пам'яті. Вибір блоку пам'яті (22 або 23), до якого здійснюється підключення виходу того або іншого лічильника (12 або 13), визначається комбінацією сигналів, що надходять на перший і другій входи (входи управління) комутатора 18. Комутатор 18 містить чотири блоки елементів І, два блоки елементів АБО, ви ходи яких є груповими виходами комутатора 18, перший груповий вхід якого утворений першим входом першого і другого блоків елементів І. Другий груповий вхід комутатора 18 утворений першим входом третього і четвертого блоків елементів І. Другий блок 19 порівняння призначений для порівняння коду максимальної адреси й коду поточної адреси (тобто адреси чарунки пам'яті, з якої здійснюється зчитування інструкцій), а також для формування одиничного імпульсу при збігу цих кодів. Перший блок 22 пам'яті призначений для запису, зберігання та видання інструкцій (Jі, Dі) про код зображення. Призначення другого блоку 23 пам'яті аналогічно призначенню першого блоку 22 пам'яті. Блок 24 елементів АБО призначений для об'єднання виходів першого блоку 22 пам'яті, другого блоку 23 пам'яті, формувача 25 коду синхронізації. Формувач 25 коду синхронізації призначений для зберігання та видання синхронізуючої кодової 8 36780 комбінації перед початком зчитування інструкцій (Jі, Dі) про кадр зображення. Перетворювач коду 27 призначений для перетворення інформації, яка надходить у паралельному коді в послідовний код. Блок 26 управління призначений для забезпечення узгодженої роботи блоків пристрою шляхом формування й видавання керуючих сигналів та тактових імпульсів на відповідні виходи блоків пристрою. Одновібратор 28 (фіг. 4) призначений для формування імпульсу заданої тривалості при надходженні на його вхід одиничного імпульсу. Другий тригер 32 призначений для управління проходженням тактових імпульсів через другий елемент І 35. Інвертор 30 призначений для формування сигналу, що забороняє, на час надходження на вхід пристрою кадрових та рядкових синхроімпульсів, формування й видання тактових імпульсів на виходи, які підключені до входів блоків пристрою, що забезпечують обробку інформації, яка надходить. Генератор 31 тактових імпульсів призначений для формування тактових імпульсів з частотою у (m+n) разів більшою, ніж частота обробки інформації АЦП 1. Така частота необхідна для забезпечення зчитування інформації про кадр за час, який не перевищує час надходження кадру на вхід пристрою. У найбільш несприятливому випадку (для зображення, у якому кольоровість кожного наступного елементу відображення відрізняється від кольоровості попереднього) для опису одного елементу відображення вимагається (m+n) біт, тому необхідна швидкість зчитування повинна бути мінімум у (m+n) разів вище швидкості обробки інформації АЦП 1. Перший тригер 29 призначений для управління проходженням тактових імпульсів через перший елемент І 34. Перший лічильник-дільник 37 має коефіцієнт ділення, рівний (m+n), і призначений для формування імпульсів із частотою, що дорівнює частоті обробки інформації - АЦП. Перший елемент І 34 призначений для управління видаванням тактових імпульсів на вхід першого лічильника-дільника 37. Другий елемент І 35 призначений для управління видаванням тактових імпульсів водночас на вихід 26.14 блоку 26 управління, вхід третього лічильника-дільника 39. Другий блок 36 затримки призначений для затримки імпульсів, що надходять на його вхід, на деякий час t, причому t1>t 2>t3 (де t 1, t2, t 3 - час затримки імпульсу відповідно на першому, другому, третьому ви ходах другого блоку 36 затримки). Другий лічильник-дільник 33 має коефіцієнт ділення, рівний числу елементів зображення в кадрі, і призначений для формування імпульсу, який свідчить про завершення обробки кадру. Третій лічильник-дільник 39 має коефіцієнт ділення, рівний (m+n), і призначений для формування імпульсів, кожний з яких формується по закінченні зчитування (m+n)-розрядної інструкції на вихід 26.15 блоку 26 управління. Четвертий лічильник-дільник 38 має коефіцієнт ділення, рівний (m+n), і призначений для фор мування імпульсів з частотою, рівній частоті обробки інформації АЦП. Третій тригер 40 має лічильний вхід (Т - тригер) і призначений для формування керуючих сигналів (потенціалів). Третій елемент І 41 призначений для виділення сигналу, відповідного рядковим синхроімпульсам кадру зображення. Перший блок 42 затримки, призначений для затримки імпульсів, що надходять на його вхід, на різний час t, причому t1>t2>t 3 (де t 1, t2 , t 3 - час затримки імпульсу відповідно на першому, другому, третьому ви ходах першого блоку 32 затримки). Третій блок 43 затримки призначений для рознесення в часу імпульсів, що надходять на відповідні виходи блоку 26 управління. Робота пристрою полягає у наступному. ТВ-сигнал, що надходить на вхід пристрою, перетворюється АЦП 1 у форму, де кожному елементу відображення відповідає m-розрядний код кольоровості, і підлягають порядково-ваговому кодуванню. У результаті кодування інформація про кадр представляється списком кодованих інструкцій (Jі, Dі), який записується в перший або другий блок (22.23) пам'яті. Вибір блоку пам'яті здійснюється сигналами з виходів блоку 26 управління. При цьому, якщо інформація про j-тий кадр була записана у перший блок 22 пам'яті, то інформація про (j+1) кадр запишеться у другий блок 23 пам'яті. Водночас із процесом запису стислої інформації про (j+1) кадр, в другий блок 23 пам'яті з першого блоку 22 пам'яті буде здійснюватися зчитування інструкцій про j-тий кадр на вхід перетворювача коду 27. Інформація про наступний (j+2)-й кадр запишеться у звільнений перший блок 22 пам'яті. Розглянемо роботу пристрою за структурною схемою (фіг. 3). У вхідному стані перший регістр 3, другий регістр 4, другий лічильник 12, третій лічильник 13 та тригери 7 й 10 обнульовані. У третій регістр 14 записаний код максимальної адреси попереднього кадру або, якщо на вхід пристрою надходить перший кадр, - нульова комбінація. В один з блоків пам'яті (22 або 23) записані кодовані інструкції (Jі, Dі) про попередній кадр (у випадку, коли на вхід пристрою надходить перший кадр, обидва блоки пам'яті обнульовані). Кожна інструкція містить інформацію про колір (Jі) та довжину (Dі), причому довжині відповідають кількість елементів відображення одної кольоровості вздовж рядка растру, а маркеру - місцеположення у рядку. Розрядність коду Ji(m) вибирається виходячи з вимог, які пред'являються до системи. Так, при m=8, число відображених відтінків складає 28 =256. Розрядність коду Dі(n) фіксована і доцільно вибирати n у межах 6£n£8. Для зручності розгляду роботи припустимо, що стисла інформація про попередній кадр записана в другий блок 23 пам'яті. Із надходженням на вхід пристрою аналогового ТВ-сигналу блок 2 установлення опорного рівня формує імпульс, відповідний кадровому імпульсу, і видає його на вхід 26.1 блоку 26 управління, дозволяючи цикл роботи. АЦП 1 перетворює аналоговий сигнал у m-розрядний код кольоровості, що надходить на груповий вхід першого регістру 3. 9 36780 Цей код відповідає поточному елементу відображення. З надходженням тактового імпульсу з виходу 26.10 блоку 26 управління на перший вхід першого регістру 3 код записується у регістр. При надходженні тактового імпульсу з виходу 26.12 блоку 26 управління на перший вхід першого регістру 4, в цей регістр записується код, що надходить із групового виходу першого регістр у 3. За рахунок того, що імпульс на виході 26.12 блоку 26 управління випереджає імпульс на виході 26.10, в другий регістр 4 записується код кольоровості попереднього елементу відображення (або, якщо починається обробка нового кадру, - н ульової комбінації). Коди кольоровості поточного та попереднього елементів відображення, що надходять з групових ви ходів відповідно першого, другого регістрів 3, 4 на гр упові входи першого блоку 6 порівняння, порозрядно порівнюються. Із приходом тактового імпульсу з виходу 26.9 блоку 26 управління на вхід управління першого блоку 6 порівняння, на його виході формується сигнал результату порівняння. Цей сигнал водночас надходить на перший вхід першого лічильника 8 і - через елемент АБО 9 - на перший вхід першого лічильника 12. В випадку відмінності кодів кольоровості сусідніх елементів зображення на виході першого блоку 6 порівняння формується одиничний імпульс, що обнульовує перший лічильник 8 і збільшує стан другого лічильника 12 на одиницю. Якщо коди кольоровості сусідніх елементів співпадають, то під впливом нульового потенціалу, що надходить з виходу блоку 6 порівняння, другий лічильник 12 збереже свій стан незмінним, а перший лічильник 8 під впливом імпульсів з виходу 26.11 блоку 26 управління збільшить свій стан на одиницю. Паралельний код кольоровості елементу (Ji) з виходу першого регістру 3 через перший блок 5 затримки і перший блок 20 тригерів водночас надходить на перші групові входи блоків пам'яті (22.23). Паралельний код довжини смуги (Di) с групового виходу першого лічильника 8 водночас надходить на груповий вхід першого елементу І 9 і - через другий блок 15 затримки та другий блок 21 тригерів на другі гр упові входи блоків пам'яті (22.23). Комутатор 18 здійснює підключення групового виходу другого лічильника 12 до третього групового входу блоку пам'яті, працюючого в режимі запису (у розглядуваному випадку - першого блоку 22 пам'яті). Таким чином, за адресою, що формується другим лічильником 12, у перший блок 22 пам'яті здійснюється запис кодованої інструкції кольору (Ji) та довжини (Di). Якщо коди кольоровості поточного й попереднього елементів відображення співпадають, то запис нової інструкції (із зміненим Di) здійснюються за старою адресою. Якщо коди кольоровості поточного й попереднього елементів зображення не співпадають, то запис нової інструкції здійснюється за новою адресою. Тому що запис у блок пам'яті здійснюється асинхронно, зміна адреси на третьому гр уповому вході блоку пам'яті повинна випереджати зміну адреси інструкції відповідно на першому, другому гр упових входа х того ж блоку пам'яті. Для виконання цієї умови використовуються перший, другій блоки 5, 15 затримки. Якщо довжина смуги перевищує 2n елементів зображення, то кодування відбувається таким чином. При повному заповненні першого лічильника 8 (тобто коли на його виходах встановиться n "одиниць") на виході елементу І 11 формується одиничний потенціал, який проходячи через елемент АБО 9, впливає на перший вхід другого лічильника 12, при цьому стан лічильника 12 не змінюється і інструкція кольору (Ji) та довжини (Di) записується у блок 22 пам'яті за старою адресою. З надходженням наступного тактового імпульсу на перший вхід першого лічильника 8 цей лічильник обнульовується, при цьому на виході елементу І 11 формується нульовий потенціал, створюючи задній фронт імпульсу. По цьому задньому фронту другий лічильник 10 збільшує свій стан на одиницю, і нова інструкція (з колишнім Ji і Di=0) записується у блок 22 пам'яті за новою адресою. Під час надходження на вхід пристрою рядкового синхроімпульсу блок 2 установлення опорного рівня видає на вхід 26.1 блоку 26 управління імпульс, синхронний рядковому імпульсу. З ви ходу 26.8 блоку 26 управління цей імпульс переключає перший тригер 7 в одиничний стан, що дозволяє сформувати на ви ході елементу АБО-НІ 15 нульовий потенціал блокуючи проходження інформації через блоки 20 і 21 тригерів й обнульовуючи їхнє значення, а також через елемент АБО 9 збільшити значення лічильника 12 на одиницю. Із надходженням наступного синхроімпульсу, в одиничний стан переходить другий тригер 10, при цьому на виході блоків 20 і 21 будуть також нульові значення, і через елемент АБО 9 збільшиться значення лічильника 12 на одиницю. Таким чином, із надходженням рядкового синхроімпульсу у відповідний блок пам'яті записуються синхронізуюча послідовність, яка складається з нулів і дорівнює 2´(m+n). Дана послідовність буде унікальною за своєю структурою. Паралельно із записом синхронізуючої послідовності у блок (22.23) пам'яті, блок 26 управління перестає видавати тактові імпульси на виходи 26.9, 26.10, 26.11, 26.12 на час тривалості рядкового синхроімпульсу. Це призводить до того, що процедурі порядково-вагового кодування будуть наражатися тільки ті частини повного ТВсигналу, що несуть інформацію про кольоровість. Після обробки останнього елементу кадру з виходу 26.7 блоку 26 управління на перший вхід третього регістру 14 надійде імпульс, під впливом якого в регістр 14 запишеться код максимального числа, що надходить з групового виходу другого лічильника 12. По закінченні запису коду максимальної адреси в регістр 14 на виході 26.6 блоку 26 управління формується імпульс, який обнульовує перший регістр 3, другий регістр 4, другий лічильник 12, третій лічильник 13. Водночас із цим на виході 26.4 блоку 26 управління встановлюється нульовий потенціал, а на виході 26.5 блоку 26 управління - одиничний потенціал, чим досягається зміна режимів роботи першого і другого блоків (22.23) пам'яті. На цьому цикл кодування поточного кадру зображення завершується. Із надходженням кадрового синхроімпульсу наступного кадру на вихід пристрою починається цикл зчитування з першого блоку 22 пам'яті інструкцій про попередній кадр і кодування наступного кадру. Кодування наступного кадру зображення здійснюється аналогічно розглянутому, із тією різ 10 36780 ницею, що запис інструкції здійснюється в другий блок 23 пам'яті. Зчитування інформації на вихід пристрою здійснюється таким чином. З початком надходження з виходу блоку 2 установлення опорного рівня на вхід 26.1 блоку 26 управління імпульсу, відповідного кадровому синхроімпульсу, з виходу 26.3 блоку 26 управління на вхід формувача 25 коду синхронізації видається одиничний потенціал. Синхрокод у паралельному коді зчитується з виходу формувача 25 коду син хронізації і подається на третій груповий вхід блоку 24 елементів АБО. По задньому фронту імпульсу, що надходить на вхід 26.1 блоку 26 управління і відповідному кадровому синхроімпульсу, на ви ході 26.3 блоку 26 управління встановлюється нульовий потенціал, який забороняє зчитування синхрокоду з виходу формувала 25 коду синхронізації. З виходу 26.16 блоку 26 управління на перший вхід третього лічильника 13 надходять імпульси тривалістю (m+n). Під впливом цих імпульсів третій лічильник 13 формує адреси звернення до блоку пам'яті, працюючого в режимі зчитування. У розглядуваному випадку комутатор 18 підключає груповий вихід лічильника 13 до третього групового входу першого блоку 22 пам'яті. Інструкція, яка зчитується з чарунки пам'яті блоку 22 пам'яті, надходить через блок 24 елементів АБО на груповий вхід перетворювача коду 27, що перетворює паралельний код у послідовний. Код адреси, формується третім лічильником 13, порівнюється у другому блоку 19 порівняння із кодом максимальної адреси, що надходить з виходу третього регістру 14. Сигнал результату порівняння ("0" у випадку "не рівно" і "1" у випадку "рівно") формується на виході блоку 19 порівняння після надходження на його тактовий вхід імпульсу з виходу 26.15 блоку 26 управління. За рахунок того, що імпульси з виходу 26.15 блоку 26 управління декілька випереджають імпульси з виходу 26.7, другий блок 19 порівняння порівнює код максимальної адреси з кодом адреси чарунки пам'яті, інструкція з якої була щойно зчитана. Це призводить до того, що імпульс збігу коду максимальної адреси із кодом поточної адреси формується на виході блоку 19 порівняння по закінченні зчитування усіх інструкцій про даний кадр з першого блоку 22 пам'яті. Цей імпульс обнульовує третій регістр 14 і, надходячи на вхід 26.2 блоку 26 управління, забороняє видавання імпульсів з виходу 26.14, 26.15, 26.16 блоку 26 управління до надходження на вхід пристрою кадрового синхроімпульсу чергового кадру. З виходу блоку пам'яті, через блок 24 елементів АБО, інформація про даний кадр в паралельному коді надходить на перетворювач коду 27, що здійснює перетворення у послідовний код. Вихід перетворювача коду 27 є виходом пристрою для стиску цифрових телевізійних сигналів кольорового зображення. На цьому цикл зчитування про даний кадр зображення завершується. Блок 26 управління працює таким чином. У початковому стані перший тригер 26, другий тригер 32, перший лічильник-дільник 37, другий лічильник-дільник 33, третій лічильник-дільник 39, четвертий лічильник-дільник 38 обнульовані. Імпульс, що надходить на вхід 26.1 блоку 26 управління, водночас подається на перший вхід першо го тригера 29, третього елементу 141 і вхід інвертора 30. По передньому фронту імпульсу, відповідному кадровому синхроімпульсу, перший тригер 29 переключається в одиничний стан. Одиничний потенціал з його виходу подається на третій вхід першого елементу І 34. Однак нульовий потенціал з виходу інвертора 30 продовжує утримувати перший елемент І 34 у "закритому" стані, перешкоджаючи проходженню тактових імпульсів з виходу генератора тактових імпульсів 31 на вихід першого елементу І 34. По задньому фронту імпульсу, який надходить на вхід 26.1 блоку 26 управління, на виході інвертора 30 формується одиничний потенціал, що надходить на другий вхід першого елементу І 34, дозволяючи проходження через нього тактових імпульсів. Ці імпульси надходять на вхід першого лічильника-дільника 37, здійснюючого ділення частоти вихідної послідовності на (m+n). Частота імпульсів на виході першого лічильникадільника 37 дорівнює частоті обробці інформації АЦП 1. Ці імпульси водночас надходять на вхід другого лічильника-дільника 33, вихід 26.12 блоку 26 управління, а також через перший блок 42 затримки - на виходи 26.9, 26.10, 26.11 блоку 26 управління. При надходженні на вхід 26.1 блоку 26 управління імпульсу, відповідного рядковим синхроімпульсам, інвертор 30 формує сигнал, що блокує на час проходження тактових імпульсів через елемент І 34. При цьому на це же час припиняється видавання імпульсів на виходи 26.9, 26.10, 26.11, 26.12 блоку 26 управління. З надходженням на вхід 26.1 блоку 26 управління імпульсу, відповідного рядковим синхроімпульсам, через третій елемент 141 цей імпульс подається на вихід 26.8 блоку 26 управління. Тактові імпульси з генератора тактових імпульсів 31 через четвертий лічильник-дільник 38 надходять на вихід 26.13 блоку 26 управління. Четвертий лічильник-дільник 38 здійснює ділення частоти вихідної послідовності на (m+n). Частота імпульсів на виході четвертого лічильникадільника 38 рівній частоті обробці інформації АЦП 1. Після надходження на вихід другого лічильника-дільника 33 М - імпульсів на його виході формується імпульс, який обнульовує перший тригер 29. При цьому нульовий потенціал з виходу тригера 29 блокує проходження імпульсів через перший елемент I 34. Імпульс з виходу др угого лічильника-дільника 33, затриманий в другому блоку 36 затримки, надходить на виходи 26.6, 26.7 блоку 26 управління, а також на вхід третього тригера 40 і одновібратора 28. При цьому третій тригер 40 переключається в протилежний стан, що забезпечує зміну керуючих сигналів на виходах 26.4, 26.5 блоку 26 управління, а одновібратор 28 формує імпульс, тривалість якого дорівнює часу зчитування синхрокоду на вихід пристрою, а задній фронт його збігається із заднім фронтом кадрового синхроімпульсу, що надходить на вхід пристрою ТВ-сигналу. Імпульс з виходу одновібратора 28 надходить на вихід 26.3 блоку 26 управління і водночас - на перший вхід другого тригера 32, при цьому тригер переключається в одиничний стан. Одиничний потенціал з виходу др угого тригера 32 подається на другий вхід друго го елементу І 35, 11 36780 дозволяючи проходження через нього тактових імпульсів з виходу генератора тактових імпульсів 31- Імпульси з виходу другого елементу І 35 надходять на вихід 26.14 блоку 26 управління і водночас на вхід третього лічильника-дільника 39. Третій лічильник-дільник 39 здійснює ділення частоти вхідної послідовності імпульсів на (m+n). З ви ходу третього лічильника-дільника 39 імпульси надходять на вихід 26.13 і через третю лінію затримки 43 на вихід 26.14 блоку 26 управління. При надходженні імпульсу на вхід 26.2 блоку 26 управління другий тригер 32 переключається в нульовий стан, блокуючи проходження імпульсів через другий елемент І 35, що веде до припинення видачі імпульсів на виходи 26.14, 26.15, 26.16 блоку 26 управління. Технічний результат досягається за рахунок введення двох блоків тригерів, двох тригерів, елемента АБО-НІ, елемента І-НІ, елемента І, лічильника-дільника, що дозволяє запровадити синхронізацію по рядках у кадрі зображення і, як слідство, призвести, до збільшення імовірності правильного відтворення інформації під час впливу перешкод, а стиск цифрових телевізійних сигналів дозволяє скоротити об'єм пам'яті, необхідний для збереження зображення та час на передачу по каналу зв'язку. Джерела інформації 1. А.с. СРСР № 1136325 H04N7/18, 1982. 2. А.с. СРСР № 1515400 H04N7/18, 1987. 3. А.с. СРСР № 1529471 H04N7/18, 1988 (прототип). 12 Фіг. 1 36780 13 36780 Фіг. 2 14 Фіг. 3 36780 15 36780 Фіг. 4 16 36780 __________________________________________________________ ДП "Український інститут промислової власності" (Укрпатент) Україна, 01133, Київ-133, бульв. Лесі Українки, 26 (044) 295-81-42, 295-61-97 __________________________________________________________ Підписано до друку ________ 2001 р. Формат 60х84 1/8. Обсяг ______ обл.-вид. арк. Тираж 50 прим. Зам._______ ____________________________________________________________ УкрІНТЕІ, 03680, Київ-39 МСП, вул. Горького, 180. (044) 268-25-22 ___________________________________________________________ 17