Пристрій для формування бінарних телевізійних сигналів

Изобретение относится к технике телевидения и может быть использовано в цифровых телевизионных (ТВ) системах передачи изображений графических и текстовых документов по узкополосным каналам связи, а также для ввода телевизионной информации в ЭВМ. Известно устройство для формирования двухградационного (бинарного) сигнала графических изображений, выбранное в качестве прототипа, содержащее последовательно соединенные датчик телевизионного сигнала, аналого-цифровой преобразователь (АЦП), блок формирования сигнала фрагмента изображения, блок буферной памяти и формирователь бинарного сигнала, выход которого является выходом устройства, формирователь порогового уровня, сигнальный выход которого соединен с выходом блока формирования сигнала фрагмента изображения, а выход - соединен со вторым входом формирователя бинарного сигнала, и синхрогенератор, вход которого соединен с выходом датчика телевизионного сигнала, а четыре его выхода соединены соответственно с синхровходами АЦП, блока формирования сигнала фрагмента изображения, блока буферной памяти и формирователя порогового уровня, при этом формирователь порогового уровня содержит последовательно соединенные блок формирования гистограммы, сигнальный вход и синхровход которого являются соответствующими входами формирователя порогового уровня, детектор локального минимума и решающий блок, первый выход которого является выходом формирователя порогового уровня. Величина порога определяется как полусумма значений сигнала, соответствующи х модам белого и черного гистограммы яркостей. Однако, известное устройство не позволяет точно сформировать бинарный телевизионный сигнал из-за того, что величина порога, найденная как полусумма значений сигнала, соответствующи х модам белого и черного в общем случае не соответствует минимуму вероятности суммарной ошибки бинарного квантования. Под этой вероятностью подразумевается полусумма вероятностей ошибок переходов 0 ® 1 и 1 ® 0 . Задача изобретения - повышение точности формирования бинарного телевизионного сигнала путем уменьшения вероятности ошибки бинарного квантования исходного сигнала с шумом. Поставленная задача решается тем, что в устройстве для формирования бинарных телевизионных сигналов, содержащем последовательно соединенные датчик телевизионного сигнала, аналого-цифровой преобразователь (АЦП), блок формирования сигнала фрагмента изображения, блок буферной памяти и формирователь бинарного сигнала, выход которого является выходом устройства, формирователь порогового уровня, сигнальный вход которого соединен с выходом блока формирования сигнала фрагмента изображения, а выход - соединен со вторым входом формирователя бинарного сигнала, и синхрогенератор, вход которого соединен с выходом датчика телевизионного сигнала, а четыре его выхода соединены соответственно с синхровходами АЦП, блока формирования сигнала фрагмента изображения, блока буферной памяти и формирователя порогового уровня, при этом формирователь порогового уровня содержит последовательно соединенные блок формирования гистограммы, сигнальный вход и синхровход которого являются соответствующими входами формирователя порогового уровня, детектор локального минимума и решающий блок, первый выход которого является выходом формирователя порогового уровня, согласно изобретению, введен второй выход детектора локального минимума, который соединен со вторым входом решающего блока, второй и третий выходы которого соединены соответственно со вторым входом детектора локального минимума и входом "сброс" блока формирования гистограмм. Это позволяет учесть воздействие шума на исходный сигнал путем более точного нахождения величины порогового уровня, который минимизирует вероятность суммарной ошибки бинарного квантования. На фиг. 1 представлена структурная электрическая схема устройства для формирования бинарных ТВ сигналов; на фиг. 2 -пример гистограммы распределения яркостей фрагмента; на фиг. 3 - структурная электрическая схема блока формирования сигнала фрагмента изображения; на фиг. 4 - то же формирователя адреса считывания; на фиг. 5 -то же, блока буферной памяти; на фиг. 6 - то же, формирователя бинарного сигнала; на фиг. 7 - то же, блока формирования гистограммы; на фиг. 8 - то же, детектора локального минимума; на фиг. 9 -то же решающего блока. Устройство (фиг. 1) содержит последовательно соединенные датчик 1 ТВсигнала, аналого-цифровой преобразователь 2, блок 3 формирования сигнала фрагмента изображения, блок 4 буферной памяти и формирователь 5 бинарного сигнала, а также формирователь 6 порогового уровня, выполненный в виде последовательного соединенного блока 7 формирования гистограмм детектора 8 локального минимума и решающего блока 9. Кроме этого, устройство содержит синхрогенератор 10, первый, второй, третий, четвертый выходы которого соединены с выходами синхронизации аналого-цифрового преобразователя 2, блока 3 формирования сигнала фрагмента изображения, блока 4 буферной памяти и формирователя 6 порогового уровня. Второй вход формирователя 5 бинарного сигнала соединен с выходом формирователя в порогового уровня, сигнальный вход которого соединен с выходом блока 3 формирований сигнала фрагмента. Аналого-цифровой преобразователь 2 может быть выполнен в виде поледовательно соединенных фильтра нижних частот, блока фиксации уровня видеосигнала и, собственно, аналого-цифровой преобразователя. Блок 3 формирования сигнала фрагмента изображения (фиг. 3) содержит блок 11 ОЗУ, формирователь 12 сигналов RAS, C AS, WE, коммутатор 13 адресов, фоірмиоователи адресов записи 14 и считывания 15. Формирователь 15 адресов считывания (фиг. 4) содержит делители 16-18, регистр 19, счетчик 20, элемент ИЛИ 21, делитель 22, счетчик 23, регистр 24, счетчик 25. Блок буферной памяти 4 (фиг. 5) содержит блок 26 буферного ОЗУ, коммутатор 27 адресов, счетчик формирователь 28 адресов записи, и счетчик - формирователь 29 адресов считывания. Формирователь 5 бинарного сигнала (фиг. 6) содержит входной регистр 30, компаратор 31 и скремблер 32. Блок формирования гистограммы 7 (фиг. 7) содержит коммутатор 33, блок 34 ОЗУ, счетчик 35, элемент И 36 и сумматор 37. Детектор локального минимума (ДЛМ) 8 (фиг. 8) содержит регистр 38, регистр задержки 39, регистры 40, 41, компараторы 42, 43, Т-триггер 44, схему И 45. Вход регистра 38 подсоединен к выходу ОЗУ 34 блока 7, а выход к входам регистра задержки 39 и компаратора 43, второй вход которого подключен к выходу регистра 40. Вход регистра 40 подключен к выходу регистра задержки 39. Выход компаратора 43 соединен со входами Т-триггера 44 и схемы И 45, второй вход которой соединен с выходом Т-триггера 44. Входы регистра 41 и компаратора 42 соединены с выходом счетчика 35 блока 7. Вход разрешения записи регистра 41 соединен с выходом схемы И 45, а выход является первым выходом детектора локального минимума 8. На вход компаратора 42 подается значение "N", а выход его является вторым выходом детектора локального минимума 8. Решающий блок (РБ) 9 (фиг. 9) содержит счетчики 46, 47, регистр 48, компаратор 49. Вход "сброс" счетчиков соединен с выходом компаратора 42 детектора 8. Выход счетчика 46 подсоединен к управляющему входу регистра задержки 39 детектора 8, а счетный вход к выходу компаратора 49, который также является выходом решающего блока 9. На первый вход компаратора 49 подается код числа "2", а второй вход соединен с выходом счетчика 47, управляющий вход которого соединен с выходом регистра 41 детектора 8. Управляющий вход регистра 48 соединен с выходом компаратора 42, а второй вход соединен с выходом регистра 41 детектора 8, а выход является первым выходом решающего блока 9. Устройство работает следующим образом. ТВ-сигнал с выхода датчики 1 поступает на первый вход АЦП 2. с выхода которого (в цифровой форме) по 6разрядной шине проходит на первый вход блока 3. Блок 3 является устройством памяти на кадр телевизионного изображения, выполненным на базе динамических микросхем ОЗУ емкостью 64 Кбит, причем запись в память производится постоянно в соответствии с ТВ стандартом, а считывание - по фрагментам размером 8х8 элементов. Формирователь 14 адреса записи (фиг. 3) представляет собой 16-разрядный счетчик, причем первые 8 разрядов формируют адрес по строке, а остальные 8 разрядов - адрес по столбцу для микросхем блока 11. Формирователь 15 адресов считывания (фиг. 4) при размере кадра 256х256 элементов работает следующим образом. Счетчик 20 формирует 8-разрядную комбинацию адреса по строке. На его первый вход (счетный) подается сигнал тактовой частоты с выхода синхрогенератора 10, После первых восьми тактов счетчик 20 сбрасывается в "О" сигналом - с выхода делителя 16. Таким образом, сформированы адреса по строке первых восьми элементов первой строки кадра, что соответствуе т 8 тактам второй строки фрагмента, таким же, как и для первой строки, однако после восьмого такта по сигналу делителя 16 срабатывает на 1 такт счетчик 25, который формирует адрес по столбцу для блока 11. После каждого цикла делителя 16 частоты на 8 срабатывает делитель 18,8-разрядный выход которого соединен с установочным входом счетчика 20. При этом после окончания считывания фрагмента состояние делителя 18 увеличивается на 8. Это состояние может быть передано на установочные входы счетчика 20 только после разрешающего сигнала, поступающего на второй вход регистра 19 с вы хода делителя 17. Таким образом, по окончании первого фрагмента счетчик 20 начинает счет с состояния "8", а счетчик 25 этим же сигналом возвращается в состояние "0". Далее циклы повторяются до окончания первых 64 фрагментов, что соответствует первым восьми строкам полного кадра изображения. По окончании считывания 64-го фрагмента, т.е. после считывания последнего элемента восьмой строки полного кадра изображения, состояние счетчика 25 увеличивается на 8, так как разрешающий сигнал с выхода переноса делителя 18 разрешает задачу на установочные входы счетчика 25 состояния выхода счетчика 23, который за время считывания первых 64 фрагментов восемь раз срабатывает от выходного сигнала делителя 22. В этот же момент делитель 18 устанавливается в состояние "0" сигналом с выхода элемента ИЛИ 21. Начинается считывание по указанному выше алгоритму очередных 64 фрагментов, по окончании которого состояние счетчика 25 увеличивается еще на 8, и так далее до прихода на вход элемента ИЛИ 21 кадрового синхроимпульса считывания с соответствующего выхода синхрогенератора 10. который приводит всю схему в исходное положение. С выхода блока 3 отсчеты сигнала подаются на первый вход блока 4 буферной памяти и на первый вход формирователя 6. Блок 4 (фиг. 5) предназначен, во-первых, для задержки содержимого фрагмента изображения на время, необходимое для анализа с целью формирования порогового уровня (такой анализ выполняет формирователь 6), а во-вторых для формирования такой скорости считывания из буферного ОЗУ, которая была бы согласована с параметрами представляемого канала связи. Особенностью работы блока 4 является то, что содержимое нечетных, начиная с первого и четных, начиная со второго фрагментов изображения, размещается в разных областях ОЗУ, что реализуется подачей на седьмой адресный вход блока 26 уровня "0" при записи и считывания нечетных фрагментов и уровня "1" при записи и считывании четных фрагментов. Отсчеты сигнала фрагмента с выхода 4 поступают на первый вход формирователя 5 (фиг. 6). Входной регистр 30 предназначен для фазирования разрядов отсчетов сигнала. Компаратор 31 предназначен для формирования одноразрядного сигнала графического изображения с пороговым уровнем формирователя 6. Скремблер 32 выполнен как рекуррентная линия задержки на регистрах сдвига и предназначен для перемешивания выходного сигнала с целью обеспечения возможности выделения тактовой частоты на приемной стороне. При считывании содержимого фрагмента изображения из блока 3 (фиг. 7) отсчеты сигнала через коммутатор 33 подаются на адресный вход блока 34 ОЗУ. Циклы записи и считывания в блоке 34 сформированы так, что во время первой половины тактового интервала частоты считывания Т1, происходит считывание из блока 34 содержимого ячейки, адрес которой удерживается на первом входе в течение тактового интервала Т1, а во вторую половину тактового интервала происходит запись в блок 34 в ячейку с тем же адресом. Так как информационный вход блока 34 соединен с выходом сумматора, который добавляет "1" к содержимому данной ячейки памяти, считанному в первую половину тактового интервала, то к концу считывания фрагмента из блока 3 в ячейках, адреса которых соответствуют наиболее вероятным уровням сигнала во фрагменте, находятся наибольшие числа. Таким образом, к концу считывания фрагмента из блока 3 в блок 4 и формирователь 6, в блоке 34 формируется гистограмма яркостей фрагмента. Пример такой гистограммы представлен на рис. 2. Обозначения: n - дискретные значения яркости входного ТВ-сигнала, полученные на выходе блока АЦП, h(n) соответствующие значения гистограммы, І - i-тое значение яркости, j - величина окрестности. Для считывания значений гистограммы h(n) с помощью коммутатора 33 подключается адресный вход блока 34 к выходу счетчика 35, формируемые этим выходом адреса являются соответствующими значениями яркости ТВ-сигнала. Для обеспечения многократного считывания значений гистограммы на счетчик 35 поступает сигнал "сброс", формируемый компаратором 49 решающего блока 9. Для обнуления ячеек памяти служит сигнал, который отключает схему И 36 при одновременном переборе счетчиком 35 всех ячеек памяти 34. Нахождение значения в прототипе связано с определением максимумов гистограммы, которые соответствуют модам белого и черного. Положение этих максимумов определяется по выражению [3]: где hmax - глобальный максимум белого (черного), U - некоторая окрестность точки глобального максимума. Предлагаемое решение исключает необходимость как поиска глобальных максимумов, так и задания априорного значения размера окрестности U и основано на адаптивном алгоритме поиска глобального минимума hmin гистограммы. Следует отметить, что окрестности границ гистограммы не могут быть точками глобального минимума, поскольку на границах гистограмма монотонно увеличивается или уменьшается. Для нахождения глобального минимума hmin предлагается следующий алгоритм, который реализуется блоками 8 и 9: 1. Для ІЄ[0,N], JG[0,N/2] находим разности Dyl = yj (I + 1) - yj (I) , где у(I) = h(l - j) + +h(I-j+1) +...+ h(l + j), или, что то же самое, Dyl = h (I) - h (I - 2 j - 1) , причем h(I) = 0 для IN. 2. Анализируется знак разностей D yI для каждого I. Точки I-j, в которых D yI меняет знак с "-" на "+", соответствуют локальному минимуму данной гистограммы hmin(I), найденному с размером окрестности j. 3. Если количество найденных минимумов больше или равно 2, то размер j окрестности увеличивается на 1 и поиск глобального минимума повторяется. В противном случае точка I-j будет соответствовать искомому порогу. Рассмотрим реализацию этого алгоритма детектором локального минимума 8 и решающего блока 9. Дискретные значения гистограммы h(I) поступают в регистр 38, а соответствующие им значения адреса і поступают на регистр 41. С выхода регистра 38 значения n(1) поступают на регистр задержки 39, где задерживаются на 2j+1 тактов (значение величины j поступает на управляющий вход данного регистра с счетчика 46 решающего блока 9). Задержанные значения h(I – 2j -1) поступают для записи в регистр 40. Значения h(I) и h(I -2j -1) поступают на компаратор 43. Фронт выходного импульса компаратора 43 определяет знак разности h(I) и h(I – 2j - 1). В случае, когда фронт отрицательный (что соответствует знаку "-"), срабатывает Т-триггер 44, который разрешает через схему И 45 выдачу значения (I-j) регистром 41. Записанное значение I-j соответствует локальному минимуму гистограммы hmin(I-j) при заданном значении окрестности j. Значение I-j с выхода регистра 41 поступает на регистр 48 решающего блока 9. Для определения конца поиска служит компаратор 42, который сравнивает текущее значение I с максимально возможным значением N и в случае, когда I = N, формирует сигнал "конец", поступающий в решающий блок 9. Счетчик 47 решающего блока 9 подсчитывает количество локальных минимумов в данной гистограмме h(n). Его выход подключен ко входу компаратора 49, на втором входе которого задан код числа "2". Если количество минимумов в гистограмме больше или равно 2, то компаратором 49 вырабатывается сигнал "сброс", который поступает на тактовый вход счетчика 46, увеличивающего на 1 значение окрестности j. Сигнал "сброс" поступает на счетчик 35 блока 7 для повторного считывания данной гистограммы. Сигнал "конец" с блока 8 сбрасывает в начальное состояние счетчики 46, 47, а также разрешает запись в регистр 48 значения I-j, соответствующего глобальному минимуму h min(I-j), которое поступает на формирователь 5 и удерживается на нем на время считывания содержимого фрагмента изображения с блока 4. Эта величина 1 является пороговым уровнем для квантования сигнала полутонового изображения на два уровня, который рассчитывается не по модам гистограммы яркостей, а по адаптивному алгоритму определения глобального минимума, что позволяет повысить точность квантования. По сравнению с прототипом, заявляемое устройство обеспечивает более точное определение оптимального значения порога (UП). Так, например, при воздействии на бинарный телевизионный сигнал шума с нормальным законом распределения, UП формируемое в прототипе, будет равно полусумме мод. т.е. (U0 + U1)/2 + m, тогда как в заявленном устройстве это значение равно: UП = (U0 + U1)/2 + m + s . s . ln(P0/P1)/(U1 – U0), где U0 и U1 - уровни соответственно сигналов объекта и фона, Р0 и Р 1 - вероятности их появления в бинарном ТВ-сигнале, m и s - среднее значение и дисперсия шума соответственно. Таким образом, значение UП в заявленном устройстве учиты вает воздействие шума на исходный сигнал, что позволяет повысить точность квантования.