Генератор рівномірно розподілених випадкових чисел

Винахід відноситься до області обчислювальної техніки і може бути використаний в системах захисту інформації обчислювальних систем, наприклад, при генерації параметрів алгоритмів криптографічного перетворення, в протоколах аутентифікації, в засобах імовірнісного кодування та ін. Відомий генератор рівномірно розподілених випадкових чисел, що містить вузол генерації випадкових логічних рівнів, який складається з послідовно з'єднаних генератора шуму, підсилювача-обмежувача та лічильного тригера, вихід якого з'єднано з входом дворозрядного регістра зсуву, виходи якого увімкнуті до входів схеми "ВИКЛЮЧНЕ АБО", а вихід цього елемента з'єднано з входом даних вихідного регістра зсуву, виходи якого є виходами генератора випадкових чисел, тактовий генератор, вихід якого з'єднаний з синхровходом дворозрядного регістра зсуву і входом дільника на 2, вихід якого з'єднано з синхровходом вихідного регістра зсуву (див. рис.4 в статті: Торба Б.Б., Елаков С.Г., Степченко А.З. Генерация равновероятных случайных последовательностей на основе физических датчиков //Радиотехника. Всеукр. міжвід. наук.-техн. зб. 2001. Вип. 119, с.108-113.). Недоліком цього генератора є невелика швидкість формування випадкових бітів, тому що підвищення частоти тактового генератора призводить до того, що імовірності формування випадкових одиниць або нулів не тільки не вирівнюються, а навпаки, ще більше розрізняються за рахунок статистичного зв'язку між логічними рівнями на входах схеми "ВИКЛЮЧНЕ АБО". Найбільш близьким по сукупності ознак є генератор випадкових чисел (див. патент України №33361 А по МКІ G06F7/58, G07C15/00, Бюл. №1 від 15.02.2001) що містить багатоканальний вузол генерації випадкових логічних рівнів, в кожному каналі якого послідовно з'єднані генератор шуму, підсилювач-обмежувач і лічильний тригер, виходи усіх каналів з'єднані зі входами елемента "ВИКЛЮЧНЕ АБО", вихід якого під'єднан до вузла спряження з ПЕОМ, який включає в себе регістр зсуву, виходи якого увімкнуті до входів вихідного паралельного регістру, з'єднаного виходами з шиною даних ПЕОМ, тактовий генератор, вихід якого з'єднаний з синхровходом регістру зсуву та входом лічильника імпульсів, вихід якого під'єднан до синхровходу вихідного паралельного регістру та входу тригера «прапора», а його вихід з'єднаний з виходом запиту переривання та через буферний елемент "І" з шиною даних ПЕОМ, і дешифратор адреси, включений входами до шини адреси ПЕОМ, а першим виходом до входу дозволу вихідного паралельного регістру і входу скидання тригера «прапора», і другим виходом до буферного елементу "І". Недоліком цього генератора є невелика швидкість формування випадкових бітів, що в декілька разів менша частоти вихідних імпульсів генератора шуму. Другим недоліком є різні імовірності генерації випадкових одиниць і нулів. В основу винаходу поставлена задача створення такого генератора рівномірно розподілених випадкових чисел, в якому додавання нових схемних елементів і зв'язків дозволило б підвищити швидкість формування випадкових послідовностей і покращити їх статистичні характеристики. Такий технічний результат може бути досягнутий, якщо в генераторі рівномірно розподілених випадкових чисел, що містить вузол генерації випадкових логічних рівнів, який складається з послідовно з'єднаних генератора шуму, підсилювача-обмежувача та лічильного тригера, вихід якого під'єднан до вузла спряження з ПЕОМ, який включає в себе регістр зсуву та вихідний паралельний регістр, з'єднаний виходами з шиною даних ПЕОМ, тактовий генератор, вихід якого з'єднаний з синхровходом регістру зсуву та входом лічильника імпульсів, вихід якого під'єднан до синхровходу вихідного паралельного регістру та входу тригера «прапора», а його вихід з'єднаний з виходом запиту переривання та через буферний елемент "І" з шиною даних ПЕОМ, і дешифратор адреси, включений входами до шини адреси ПЕОМ, а першим виходом до входу дозволу вихідного паралельного регістру і входу скидання тригера «прапора», і другим виходом до буферного елементу "І", згідно винаходу, в вузол спряження з ПЕОМ введено з елементів "ВИКЛЮЧНЕ АБО" та в регістр зсуву додатково введено з тригерів, завдяки чому він має кількість розрядів в два рази більшу від кількості розрядів вихідного паралельного регістру, при чому входи елементів "ВИКЛЮЧНЕ АБО" з'єднані з виходами регістру зсуву, а виходи елементів "ВИКЛЮЧНЕ АБО" під'єднані до входів вихідного паралельного регістру в довільному порядку. Таким чином, введення в генератор рівномірно розподілених випадкових чисел додаткових розрядів у регістр зсуву і додаткових елементів «ВИКЛЮЧНЕ АБО», входи яких з'єднані з виходами регістра зсуву, а виходи - з входами паралельного регістру, дозволяє усунути (або зменшити) статистичну залежність між сигналами на входах елементів «ВИКЛЮЧНЕ АБО» і на входах паралельного регістру і таким чином підвищити швидкодію генератора випадкових послідовностей і покращити статистичні характеристики випадкових чисел, що генеруються. На Фіг. зображена структурна схема генератора рівномірно розподілених випадкових чисел. Генератор містить вузол 1 генерації випадкових логічних рівнів, який складається з послідовно з'єднаного генератора 2 шуму, підсилювача-обмежувача 3 і лічильного тригера 4, вихід якого з'єднаний з входом даних регістру 5 зсуву вузла 6 спряження з ПЕОМ. Виходи регістру 5 зсуву з'єднані зі входами елементів 7-1...7-n «ВИКЛЮЧНЕ АБО», виходи яких під'єднані в довільному порядку до входів вихідного паралельного регістру 8, з'єднаного виходами з шиною даних ПЕОМ. Вихід тактового генератора 9 з'єднаний з синхровходом регістру 5 зсуву і входом лічільника 10 імпульсів, вихід якого з'єднаний з синхровходом вихідного паралельного регістру 8 і входом тригера 11 «прапора», вихід якого через буферний елемент 12 "I" з'єднаний з шиною даних ПЕОМ. Дешифратор 13 адреси з'єднаний з шиною адреси ПЕОМ, перший вихід дешифратора 13 з'єднай з входом скидання тригера 11 «прапора» і з входом дозволу вихідного регістру 8, а другим - з буферним елементом 12 "І". Генератор рівномірно розподілених випадкових чисел працює слідуючим чином. На виході генератора 2 шуму формуються імпульси випадкової амплітуди, наступні через випадкові часові інтервали. Амплітуда цих імпульсів підсилювачем-обмежувачем 3 перетворюється в логічні рівні ТТЛ або КМОН мікросхем. Імпульси з виходу підсилювача-обмежувача 3 подаються на вхід лічильного тригера 4, на виході якого формуються логічні рівні, з рівною імовірністю приймаючі значення нуля або одиниці в випадкові моменти часу. Випадкові логічні рівні з виходу лічильного тригера 4 записуються в багаторозрядний регістр 5 зсуву з частотою Fo, що визначається тактовим генератором 9. З виходів регістру 5 зсуву логічні рівні об'єднуються елементами 7-1...7-n «ВИКЛЮЧНЕ АБО» і в довільному порядку подаються до входів вихідного паралельного регістру 8, з'єднаного виходами з шиною даних ПЕОМ. Лічильник 10 імпульсів через кожні "2n" періодів тактового генератора 9 формує імпульс для запису коду з регістру 5 зсуву у вихідний паралельний регістр 8 і для установи тригера 11 «прапора» в одиничний стан. Вихідний сигнал тригеру 11 «прапора» подається на вихід залиту переривання IRQ ПЕОМ. Виконуючи підпрограму обробки переривання, ПЕОМ зчитує випадкове число з вихідного паралельного регістру 8 на шину даних. Для цього на шину адреси ПЕОМ виставляється адреса порту генератора випадкових чисел, що розпізнається дешифратором 13 адреси, і вихідний сигнал дешифратора дозволяє зчитування коду вихідного паралельного регістру 8, а також скидає в нуль тригер 11 «прапора». Стан тригеру «прапора» може бути також прочитаний на шині даних ПЕОМ через буферний елемент 12 "І", на вхід дозволу якого подається імпульс з другого виходу дешифратора 13 адреси.