Пристрій для стиснення цифрових телевізійних сигналів кольорового зображення

1 Пристрій для стиснення цифрових телевізійних сигналів кольорового зображення, що містить аналого-цифровий перетворювач, блок установлення опорного рівня, блок хвильового перетворення, перший регістр, другий регістр, перший блок затримки, перший блок порівняння, другий комутатор, перший лічильник, елемент АБО, елемент І, другий лічильник, третій лічильник, четвертий лічильник, третій регістр, суматор, тригер, комутатор, другий блок порівняння, перший блок пам'яті, другий блок пам'яті, блок елементів АБО, формувач коду синхронізації, перетворювач коду, блок керування, блок керування містить одновібратор, перший тригер, інвертор, генератор тактових імпульсів, другий тригер, перший ЛІЧИЛЬНИК-ПОДІЛЬНИК, перший елемент І, другий елемент І, перший блок затримки, другий ЛІЧИЛЬНИК-ПОДІЛЬНИК, третій ЛІЧИЛЬНИК ПОДІЛЬНИК, третій тригер, другий блок затримки, третій блок затримки, четвертий блок затримки, четвертий тригер, блок хвильового перетворення містить перший регістр, другий регістр, перший суматор, регістр зі зсувом, перетворювач коду, другий суматор, вхід пристрою стиснення цифрових телевізійних сигналів з'єднаний з аналогоцифровим перетворювачем, груповий вихід якого підключений до групового входу блока хвильового перетворення і з блоком установлення опорного рівня, вихід якого з'єднаний з входом блока керування, входи керування блока хвильового перетворення з'єднані з виходами блока керування, перший груповий вихід блока хвильового перетворення підключений до другого групового входу другого комутатора, другий груповий вихід блока хвильового перетворення підключений до групового входу першого регістра, перший вхід керування першого регістра з'єднаний з виходом блока керування, груповий вихід першого регістра підключений до першого групового входу блока порівняння, другого регістра і через перший блок затримки до першого групового входу першого блока пам'яті і першого групового входу другого вш видається під відповідальність власника патенту блока пам'яті, перший вхід керування другого регістра з'єднаний з виходом блока керування, вихід блока керування з'єднаний з другим входом керування першого регістра, другого регістра, другого лічильника, третього лічильника і четвертого лічильника, груповий вихід другого регістра підключений до другого групового входу блока порівняння, вхід керування блока порівняння з'єднаний з виходом блока керування, вихід блока порівняння з'єднаний з другим входом першого лічильника і другим входом елемента АБО, перший вхід першого лічильника з'єднаний з виходом блока керування, груповий вихід першого лічильника підключений до групового входу елемента І і через другий блок затримки на другий груповий вхід першого блока пам'яті і другий груповий вхід другого блока пам'яті, вихід елемента І з'єднаний з першим входом елемента АБО, вихід елемента АБО з'єднаний з першим входом другого лічильника, груповий вихід другого лічильника підключений до групового входу суматора, груповий вихід суматора підключений до першого групового входу комутатора і групового входу третього регістра, перший вхід третього лічильника з'єднаний з виходом блока керування, груповий вихід третього лічильника підключений до другого групового входу комутатора і першого групового входу другого блока порівняння, перший вхід керування третього регістра з'єднаний з виходом блока керування, груповий вихід третього регістра підключений до другого групового входу другого блока порівняння, перший вхід керування четвертого лічильника з'єднаний з виходом блока керування, груповий вихід четвертого лічильника підключений до третього групового входу першого комутатора, вхід керування другого блока порівняння з'єднаний з виходом блока керування, вихід другого блока порівняння з'єднаний з другим входом керування третього регістра і входом блока керування, вихід блока керування з'єднаний з першим входом керування першого комутатора, першим входом керування першого блока пам'яті і першим входом керування другого блока пам'яті, вихід блока керування з'єднаний з другим входом керування комутатора, другим входом керування першого блока пам'яті і другим входом керування другого блока пам'яті, перший груповий вихід комутатора підключений до третього групового входу першого блока пам'яті, другий груповий вихід ю СО 43529 комутатора підключений до третього групового входу другого блока пам'яті, груповий вихід першого блока пам'яті підключений до першого групового входу блока елементів АБО, груповий вихід другого блока пам'яті підключений до другого групового входу блока елементів АБО, вхід формувача коду синхронізації з'єднаний з виходом блока керування, груповий вихід формувача коду синхронізації підключений до третього групового входу блока елементів АБО, груповий вихід блока елементів АБО підключений до групового входу перетворювача коду, вхід керування перетворювача коду з'єднаний з виходом блока керування, вихід перетворювача коду є виходом пристрою для стиснення цифрових телевізійних сигналів, вхід блока керування з'єднаний з входом інвертора, першим входом другого тригера, вихід другого тригера підключений до першого входу першого елемента І, вихід інвертора підключений до другого входу першого елемента І, вихід генератора тактових імпульсів підключений до третього входу першого елемента І і першого входу другого елемента І, вихід першого елемента І підключений до входу першого лічильника-подільника, вихід першого лічильника-подільника з'єднаний з другим ЛІЧИЛЬНИКОМ-ПОДІЛЬНИКОМ і четвертим тригером, перший вихід четвертого тригера з'єднаний з виходом блока керування, другий вихід четвертого тригера підключений до входу четвертого блока затримки і виходу блока керування, перший вихід четвертого блока затримки підключений до виходу блока керування, другий вихід четвертого блока затримки підключений до виходу блока керування, третій вихід четвертого блока затримки підключений до виходу блока керування, четвертий вихід четвертого блока затримки підключений до входу першого блока затримки і на виходи блока керування, виходи перший, другий і третій першого блока затримки з'єднані з виходами блока керування, вихід другого лічильника-подільника з'єднаний з другим блоком затримки і другим входом другого тригера, перший вихід другого блока затримки з'єднаний з третім тригером і одновібратором, виходи другого блока затримки з'єднані ВІДПОВІДНО з виходами блока керування, перший і другий виходи третього тригера з'єднані з виходами блока керування, вихід одновібратора з'єднаний з першим входом першого тригера і виходом блока керування, вихід першого тригера з'єднаний з другим входом другого елемента І, вихід другого елемента І з'єднаний з першим входом третього лічильника-подільника і виходом блока керування, вихід третього лічильникаподільника з'єднаний з входом третього блока затримки і виходом блока керування, вихід третього блока затримки з'єднаний з виходом блока керування, груповий вхід блока хвильового перетворення підключений до групових входів першого і другого регістрів, вхід керування першого регістра з'єднаний з входом блока хвильового перетворення, груповий вихід першого регістра з'єднаний з першим груповим входом першого суматора, вхід керування другого регістра з'єднаний з входом керування блока хвильового перетворення, груповий вихід другого регістра з'єднаний з другим груповим входом першого суматора і другим груповим входом другого суматора, груповий вихід першого суматора з єднаний з груповим входом перетворювача коду і груповим входом регістра зі зсувом, груповий вихід перетворювача коду з'єднаний з груповим виходом блока хвильового перетворення, вхід керування перетворювача коду з'єднаний з входом блока хвильового перетворення, груповий вихід регістра зі зсувом з'єднаний з першим груповим входом другого суматора, перший вхід керування регістра зі зсувом з'єднаний з входом блока хвильового перетворення, другий вхід керування регістра зі зсувом з'єднаний з входом блока хвильового перетворення, груповий вихід другого суматора з'єднаний з груповим виходом блока хвильового перетворення, який відрізняється тим, що введені блок обмеження розряд ності низькочастотних коефіцієнтів, блок обмеження розрядності високочастотних коефіцієнтів, причому груповий вхід блока обмеження розрядності низькочастотних коефіцієнтів з'єднаний з першим груповим виходом блока хвильового перетворення, вхід керування блока обмеження розрядності низькочастотних коефіцієнтів з'єднаний з виходом блока керування, груповий вихід блока обмеження розрядності низькочастотних коефіцієнтів з'єднаний з груповим входом другого комутатора, груповий вхід блока обмеження розрядності високочастотних коефіцієнтів з'єднаний з другим груповим виходом блока хвильового перетворення, вхід керування блока обмеження розрядності високочастотних коефіцієнтів з'єднаний з виходом блока керування, груповий вихід блока обмеження розрядності високочастотних коефіцієнтів з'єднаний з груповим входом першого регістра 2 Пристрій за п 1, який відрізняється тим, що блок керування містить п'ятий вихід четвертого блока затримки, причому перший вихід четвертого блока затримки з'єднаний з виходом блока керування, другий вихід четвертого блока затримки з'єднаний з виходом блока керування, третій вихід четвертого блока затримки з'єднаний з виходом блока керування, четвертий вихід четвертого блока затримки з'єднаний з виходом блока керування, п'ятий вихід четвертого блока затримки з'єднаний 3 виходом блока керування й входом першого блока затримки З Пристрій за п 2, який відрізняється тим, що блок обмеження розрядності низькочастотних коефіцієнтів містить елемент АБО, перший елемент І, другий елемент І, суматор, причому груповий вхід блока обмеження розрядності низькочастотних коефіцієнтів підключений до групового входу суматора, два старших розряди групового входу блока обмеження розрядності низькочастотних коефіцієнтів подані на входи елемента АБО, вихід елемента АБО підключений до першого входу другого елемента І і на старший розряд другого групового входу суматора, другий вхід другого елемента І з'єднаний з входом керування блока обмеження розрядності низькочастотних коефіцієнтів, вихід другого елемента І з'єднаний з другим входом керування суматора, знаковий розряд групового входу блока обмеження розрядності низькочастотних коефіцієнтів підключений до першого входу першого елемента І, другий вхід першого елемента І з'єднаний з входом керування блока обмеження розрядності низькочастотних 43529 коефіцієнтів, вихід першого елемента І з'єднаний з першим входом керування суматора, на другий груповий вхід суматора, за винятком старшого розряду, подані нульові потенціали, груповий вихід суматора підключений до групового виходу блока обмеження розрядності низькочастотних коефіцієнтів 4 Пристрій за п 3, який відрізняється тим, що блок обмеження розрядності високочастотних коефіцієнтів містить елемент АБО, елемент 1І I, -— елемент НІ, перший елемент І, другий елемент І, суматор, причому груповий вхід блока обмеження розрядності високочастотних коефіцієнтів підключений до групового входу суматора і, за винятком трьох старших розрядів, до входів елемента 1І I, -— вихід елемента І-НІ з'єднаний з першим входом першого елемента І, три старших розряди групового входу блока обмеження розрядності високочастотних коефіцієнтів підключені до входів елемента АБО, вихід елемента АБО підключений до другого входу першого елемента І, до другого вхо ду другого елемента І і до старшого розряду другого групового входу суматора, третій вхід першого елемента І з'єднаний з входом керування блока обмеження розрядності високочастотних коефіцієнтів, вихід першого елемента І з'єднаний з першим входом керування суматора, знаковий розряд групового входу блока обмеження розрядності низькочастотних коефіцієнтів підключений до входу елемента НІ, вихід елемента НІ з'єднаний з першим входом другого елемента І, третій вхід другого елемента І з'єднаний з входом керування блока обмеження розрядності високочастотних коефіцієнтів, вихід другого елемента І з'єднаний з другим входом керування суматора, на другий груповий вхід суматора, за винятком старшого розряду, подані нульові потенціали, груповий вихід суматора підключений до групового виходу блока обмеження розрядності високочастотних коефіцієнтів, груповий вихід блока обмеження розрядності високочастотних коефіцієнтів з'єднаний з груповим входом першого регістра Запропонований винахід відноситься до галузі передачі і збереження кольорових зображень у системах із застосуванням телевізійних дисплеїв та відеотерміналів, і може бути використаний, зокрема, в автоматизованих системах відображення, обробки даних і управління Відомий "Пристрій для стиснення кольорових сигналів телевізійних зображень", що містить аналого-цифровий перетворювач (АЦП), блок установлення опорного рівня, блок елементів І, перший і другий регістри, блок керування, перший блок порівняння, перший і другий лічильники, третій регістр, другий блок порівняння, блок пам'яті і перетворювач коду Блок установлення опорного рівня містить перший тригер, генератор тактових імпульсів, другий тригер, перший і другий елементи І, перший лічильник-подільник, третій елемент І, першу - четверту лінії затримки ВІДПОВІДНО, другий лічильник подільник, п'яту ЛІНІЮ затримки, перший елемент АБО, шосту ЛІНІЮ затримки, третій лічильник-подільник, другий елемент АБО, сьому ЛІНІЮ затримки і третій тригер[1] До недоліків даного пристрою відноситься низький ступінь стиску зображень з високою деталізацією Відомий також "Пристрій для стиснення цифрових телевізійних сигналів кольорового зображення", який містить пристрій для стиснення цифрових телевізійних сигналів кольорового зображення і блок керування Указаний пристрій для стиснення цифрових телевізійних сигналів містить аналого-цифровий перетворювач (АЦП), блок установлення опорного рівня, перший регістр, другий регістр, перший блок затримки, перший блок порівняння, перший лічильник, елемент АБО, елемент І, другий лічильник, третій лічильник, третій регістр, другий блок затримки, комутатор, другий блок порівняння, перший блок пам'яті, другий блок пам'яті, блок еле ментів АБО, формувач коду синхронізації, перетворювач коду, блок керування [2] Недоліком цього пристрою є низький ступінь стиску зображень із високою деталізацією Найбільш близьким до запропонованого технічного рішення, що вибране як прототип, є "Пристрій для стиснення цифрових телевізійних сигналів кольорового зображення", який містить пристрій для стиснення цифрових телевізійних сигналів кольорового зображення, блок керування і блок хвильового перетворення Пристрій для стиснення цифрових телевізійних сигналів містить аналого-цифровий перетворювач 1 (АЦП), блок 2 установлення опорного рівня, блок хвильового перетворення 3, перший регістр 4, другий регістр 5, перший блок 6 затримки, перший блок 7 порівняння, другий комутатор 8, перший лічильник 9, елемент АБО 10, елемент І 11, другий лічильник 12, третій лічильник 13, четвертий лічильник 14, третій регістр 15, суматор 16, тригер 17, комутатор 18, другий блок 19 порівняння, перший блок 20 пам'яті, другий блок 21 пам'яті, блок 22 елементів АБО, формувач 23 коду синхронізації, перетворювач коду 24, блок 25 керування [3] Структурна схема пристрою прототипу надана на фіг 1 Структурна схема блока 25 надана на фіг 2 Структурна схема блока 3 надана на фіг З Блок 25 керування містить одновібратор 26, перший тригер 27, інвертор 28, генератор 29 тактових імпульсів, другий тригер ЗО, перший лічильник-подільник 33, перший елемент І 32, другий елемент І 34, перший блок 40 затримки, другий лічильник-подільник 31, третій ЛІЧИЛЬНИК-ПОДІЛЬНИК 36, третій тригер 37, другий блок 35 затримки, третій блок 41 затримки, четвертий блок затримки 39, четвертий тригер 38 Блок 3 хвильового перетворення містить перший регістр 42, другий регістр 43, перший су 43529 матор 44, регістр із зсувом 45, перетворювач коду 46, другий суматор 47 Вхід пристрою стиснення цифрових телевізійних сигналів з'єднаний з аналого-цифровим перетворювачем 1, груповий вихід якого підключений до групового входу 3 1 блока хвильового перетворення 3 і з блоком 2 установлення опорного рівня, вихід якого з'єднаний з входом 25 1 блока 25 керування, вхід керування 3 2 блока хвильового перетворення 3 з'єднаний з виходом 25 8 блока керування 25, вхід керування З З блока хвильового перетворення 3 з'єднаний з виходом 25 9 блока керування 25, вхід керування 3 5 блока хвильового перетворення 3 з'єднаний з виходом 25 10 блока керування 25, вхід керування 3 6 блока хвильового перетворення 3 з'єднаний з виходом 25 11 блока керування 25, груповий вихід 3 4 блока хвильового перетворення 3 підключений до групового входу першого регістра 4, груповий вихід 3 7 блока хвильового перетворення 3 підключений до другого групового входу другого комутатора 8, перший вхід керування першого регістра 4 з'єднаний з виходом 25 14 блока 25 керування, груповий вихід регістра 4 підключений до першого групового входу блока 7 порівняння, другого регістра 5 і через перший блок 6 затримки до першого групового входу першого блока 20 пам'яті і першого групового входу другого блока 21 пам'яті, перший вхід керування другого регістра 5 з'єднаний з виходом 25 17 блока 25 керування, вихід 25 6 блока 25 керування з'єднаний з другим входом керування першого регістра 4, другого регістра 5, другого лічильника 12, третього лічильника 13 і четвертого лічильника 14, груповий вихід другого регістра 5 підключений до другого групового входу блока 7 порівняння, вхід керування блока 7 порівняння з'єднаний з виходом 25 15 блока 25 керування, вихід блока 7 порівняння з'єднаний з другим входом першого лічильника 9 і елемента АБО 10, перший вхід першого лічильника 9 з'єднаний з виходом 25 16 блока 25 керування, груповий вихід першого лічильника 9 підключений до групового входу елемента І 11 і через другий блок 17 затримки до другого групового входу першого блока 20 пам'яті і другого групового входу другого блока 21 пам'яті, вихід елемента І 11 з'єднаний з першим входом елемента АБО 10, вихід елемента АБО 10 з'єднаний з першим входом другого лічильника 12, груповий вихід другого лічильника 12 підключений до групового входу суматора 16, груповий вихід суматора 16 підключений до першого групового входу комутатора 18 і групового входу третього регістра 15, перший вхід третього лічильника 13 з'єднаний з виходом 25 20 блока 25 керування, груповий вихід третього лічильника 13 підключений до другого групового входу комутатора 18 і першого групового входу другого блока 19 порівняння, перший вхід керування третього регістра 13 з'єднаний з виходом 25 7 блока 25 керування, груповий вихід третього регістра 13 підключений до другого групового входу другого блока 19 порівняння, перший вхід керування четвертого лічильника 14 з'єднаний з виходом 25 13 блока керування 25, груповий вихід четвертого лічильника 14 підключений до третього групового входу першого комутатора 18, вхід керування другого блока 19 порівняння з'єднаний з виходом 25 19 блока 25 керування, вихід другого блока 19 порівняння з'єднаний з другим входом керування третього регістра 15 і входом 25 2 блока 25 керування, вихід 25 5 блока 25 керування з'єднаний з першим входом керування першого комутатора 18, першим входом керування першого блока 20 пам'яті і першим входом керування другого блока 21 пам'яті, вихід 25 4 блока 25 керування з'єднаний з другим входом керування комутатора 18, другим входом керування першого блока 20 пам'яті і другим входом керування другого блока 21 пам'яті, перший груповий вихід комутатора 18 підключений до третього групового входу першого блока 20 пам'яті, другий груповий вихід комутатора 18 підключений до третього групового входу другого блока 21 пам'яті, груповий вихід першого блока 20 пам'яті підключений до першого групового входу блока 22 елементів АБО, груповий вихід другого блока 21 пам'яті підключений до другого групового входу блока 22 елементів АБО, вхід формувача 23 коду синхронізації з'єднаний з виходом 25 3 блока 25 керування, груповий вихід формувача 23 коду синхронізації підключений до третього групового входу блока 23 елементів АБО, груповий вихід блока 22 елементів АБО підключений до групового входу перетворювача коду 24, вхід керування перетворювача коду 24 з'єднаний з виходом 25 18 блока керування 25, вихід перетворювача коду 24 є виходом пристрою для стиснення цифрових телевізійних сигналів Вхід 25 1 блока 25 керування з'єднаний з входом інвертора 28, першим входом другого тригера ЗО, вихід другого тригера ЗО підключений до першого входу першого елемента І 32, вихід інвертора 28 підключений до другого входу першого елемента І 32, вихід генератора 29 тактових імпульсів підключений до третього входу першого елемента І 32 і першого входу другого елемента І 34, вихід першого елемента І 32 підключений до входу першого лічильника-подільника 33, вихід першого лічильника-подільника 33 з'єднаний з другим ЛІЧИЛЬНИКОМ-ПОДІЛЬНИКОМ 31 і четвертим три гером 38, перший вихід четвертого тригера 38 з'єднаний з виходом 25 8 блока керування 25, другий вихід четвертого тригера 38 підключений до входу четвертого блока затримки 39 і виходу 25 9 блока керування 25, перший вихід четвертого блока затримки 39 підключений до виходу 25 10 блока керування 25, другий вихід четвертого блока затримки 39 підключений до виходу 25 11 блока керування 25, третій вихід четвертого блока затримки 39 підключений до виходу 25 12 блока керування 25, четвертий вихід четвертого блока затримки 39 підключений до входу першого блока затримки 40 і на виходи 25 13, 25 17 блока керування 25, виходи перший, другий і третій першого блока 40 затримки з'єднані ВІДПОВІДНО з виходами 25 14, 25 15 і 25 16 блока 25 керування, вихід другого лічильника-подільника 31 з'єднаний з другим блоком 35 затримки і другим входом другого тригера ЗО, перший вихід другого блока 35 затримки з'єднаний з третім тригером 37 і одновібратором 26, вихід 2 і З другого блока 35 затримки з'єднаний ВІДПОВІДНО З виходом 25 6 і 25 7 блока 25 керування, перший і другий виходи третього тригера 37 з'єднані ВІДПОВІДНО з виходами 25 4 і 25 5 блока 25 керування, вихід одновібратора 26 з'єднаний з першим входом першого тригера 27 і виходом 25 3 блока 25 43529 керування, вихід першого тригера 27 з'єднаний з другим входом другого елемента І 34, вихід другого елемента І 34 з'єднаний з першим входом третього лічильника-подільника 36 і виходом 25 18 блока 25 керування, вихід третього лічильника-подільника 36 з'єднаний з входом третього блока затримки 41 і виходом 25 19 блока керування 25, вихід третього блока 41 затримки з'єднаний з виходом 25 20 блока 25 керування Груповий вхід 3 1 блока хвильового перетворення 3 підключений до групових входів першого 42 і другого 43 регістрів, вхід керування першого регістра 42 з'єднаний з входом 3 2 блока хвильового перетворення 3, груповий вихід першого регістра 42 з'єднаний з першим груповим входом першого суматора 44, вхід керування другого регістра 43 з'єднаний з входом керування З З блока хвильового перетворення 3, груповий вихід другого регістра з'єднаний з другим груповим входом першого суматора 44 і другим груповим входом другого суматора 47, груповий вихід першого суматора 44 з'єднаний з груповим входом перетворювача коду 46 і груповим входом регістра зі зсувом 45, груповий вихід перетворювача коду 46 з'єднаний з груповим виходом 3 4 блока хвильового перетворення 3, вхід керування перетворювача коду 46 з'єднаний з входом 3 5 блока хвильового перетворення 3, груповий вихід регістра зі зсувом 45 з'єднаний з першим груповим входом другого суматора 47, перший вхід керування регістра зі зсувом 45 з'єднаний з входом 3 5 блока хвильового перетворення 3, другий вхід керування регістра зі зсувом з'єднаний з входом 3 6 блока хвильового перетворення 3, груповий вихід другого суматора 47 з'єднаний з груповим виходом 3 7 блока хвильового перетворення З Робота даного пристрою полягає у наступному ТВ-сигнал, що надходить на вхід пристрою перетворюється АЦП 1 у форму, де кожному елементу відображення відповідає m-розрядний код кольоровості, і піддається упорядковано-ваговому кодуванню Кодований сигнал розподіляється блоком хвильового перетворення 3 на високо та низькочастотну ПОСЛІДОВНОСТІ, низькочастотна ПОСЛІ ДОВНІСТЬ записується до блока пам'яті (20 або 21) без зміни, високочастотна ПОСЛІДОВНІСТЬ підлягає додатковому кодуванню У результаті кодування інформація про кадр подається списком інструкцій (Ji, Di), що кодувалися, і записується у перший або другий блок (20,21) пам'яті Вибір блока пам'яті здійснюється сигналами з виходу блока 25 керування При цьому, якщо інформація npoj-й кадр була записана у перший блок 20 пам'яті, то інформація про (|+1)-й кадр запишеться у другий блок 21 пам'яті Водночас із процесом запису стислої інформації про (|+1)-й кадр у другий блок 21 пам'яті, із першого блока 20 пам'яті буде здійснюватися зчитування інструкцій npoj-й кадр на вхід блока 24 перетворювача коду Інформація про наступний (|+2)-й кадр запишеться у звільнений перший блок 20 пам'яті Розглянемо роботу пристрою за структурною схемою (фіг 3) У вихідному стані перший регістр 4, другий регістр 5, другий лічильник 12, третій лічильник 13 і четвертий лічильник 14 обнулінні У третій регістр 15 записаний код максимальної адреси попереднього кадру або, якщо на вхід пристрою надходить перший кадр, - нульова комбінація В один із блоків пам'яті (20 або 21) записані інструкції (Ji, Di), що кодувалися, про попередній кадр (у випадку, коли на вхід пристрою надходить перший кадр, обидва блока пам'яті обнулінні) Кожна інструкція містить інформацію про маркер (М) , колір (Ji) і довжину (Di), причому довжині відповідає КІЛЬКІСТЬ елементів відображення одної кольоровості вздовж рядка растру, а маркеру - розташування у рядку Розрядність коду Ji(m) вибирається, виходячи з вимоги, яка ставиться до системи Так, при т=8, число відображених ВІДТІНКІВ МІСТИТЬ 28=256 Розрядність коду Di (n) фіксована і доцільно вибирати п у межах 6 < п < 8 Для зручності розгляду роботи припустимо, що стисла інформація про попередній кадр записана у другий блок 21 пам'яті З надходженням на вхід пристрою аналогового ТВ-сигналу блок 2 установлення опорного рівня формує імпульс, ВІДПОВІДНИЙ кадровому імпульсу, і видає його на вхід 25 1 блока 25 керування, дозволяючи цикл роботи АЦП 1 перетворює аналоговий сигнал у m-розрядний код кольоровості, що надходить до групового входу блока хвильового перетворення 3 Цей код відповідає поточному елементу відображення 3 надходженням тактового імпульсу з виходу 25 8 блока керування 25 код записується до першого регістра 42 блока хвильового перетворення, код наступного елемента відображення за сигналом з виходу 25 9 блока керування 25 записується до другого регістра 43 Код з виходу другого регістра 43 вичитається від коду з виходу першого регістра 42 За сигналом з виходу 25 10 блока керування 25 перетворювач коду 46 формує поточний високочастотний елемент відображення, а регістр зі зсувом 45 записує код з виходу першого суматора 44 За сигналом з виходу 25 11 блока керування 25 регістр зі зсувом зсуває на один розряд вправо записаний до нього код, суматор 47 формує поточний низькочастотний елемент відображення, який записується до першого блока пам'яті 20 за адресою з виходучетвертого лічильника 14 3 надходженням тактового імпульсу з виходу 25 14 блока 25 керування до першого входу першого регістра 4 код поточного високочастотного елементу записується у регістр 3 надходженням тактового імпульсу з виходу 25 17 блока 25 керування до першого входу другого регістра 5 у цей регістр записується код, що надходить з групового виходу першого регістра 4 За рахунок того, що імпульс на виході 25 17 блока 25 керування випереджає імпульс на виході 25 14, у другий регістр 5 записується код кольоровості попереднього елемента відображення (або, якщо починається обробка нового кадру, - нульової комбінації) Коди кольоровості поточного і попереднього високочастотних елементів відображення, що надходять з групового виходу ВІДПОВІДНО першого, другого регістрів 4, 5 на групові входи першого блока 7 порівняння порозрядно порівнюються 3 надходженням тактового імпульсу з виходу 25 15 блока 25 керування на вхід керування першого блока 7 порівняння на його виході формується сигнал результату порівняння Цей сигнал водночас надходить до першого входу першого лічиль 43529 ника 9 і - через елемент АБО 10 - до першого входу другого лічильника 12 У випадку ВІДМІННОСТІ кодів кольоровості сусідніх високочастотних елементів зображення на виході першого блока 7 порівняння формується одиничний імпульс, який приводить до обнуління першого лічильника 9, і збільшує стан другого лічильника 12 на одиницю Якщо коди кольоровості сусідніх елементів співпадають, то під впливом нульового потенціалу, що надходить з виходу блока 7 порівняння, другий лічильник 12 збереже свій стан незмінним, а перший лічильник 9 під впливом імпульсів з виходу 25 16 блока 25 керування збільшить свій стан на одиницю Паралельний код кольоровості елемента (Ji) з виходу першого регістра 4 через перший блок 6 затримки водночас надходить на перші групові входи блоків пам'яті (20,21) Паралельний код довжини смуги (Di) з групового виходу першого лічильника 9 водночас надходить до групового входу першого елемента І 11 і через другий блок 17 затримки - на другі групові входи блоків пам'яті (20,21) Комутатор 18 здійснює підключення групового виходу суматора 16 до третього групового входу блока пам'яті, який працює у режимі запису (у випадку, який розглядається - першого блока 20 пам'яті) Таким чином, за адресою, що формується другим лічильником 12 і суматором 16, у перший блок 20 пам'яті проводиться запис інструкцій кольору (Ji) і довжини (Di), що кодувалися Якщо коди кольоровості поточного і попереднього елементів відображення співпадають, то запис нової інструкції (із ЗМІНОЮ DI) відбудеться за старою адресою Якщо коди кольоровості поточного і попередніх елементів зображення не співпадають, то запис нової інструкції виконується за новою адресою Тому що запис у блок пам'яті виконується асинхронно, зміна адреси на третьому груповому вході блока пам'яті повинна випереджати зміну адреси інструкції ВІДПОВІДНО на першому, другому групових входах того ж блока пам'яті Для виконання цієї умови використовуються перший, другий блоки 6, 17 затримки Якщо довжина смуги перевищує 2 в степені п елементів зображення, то кодування відбувається наступним чином При повному заповненні першого лічильника 9 (тобто коли на його виході встановиться п "одиниць") на виході елемента І 11 формується одиничний потенціал, який проходячи через елемент АБО 10, впливає на перший вхід другого лічильника 12, при цьому стан лічильника 12 не змінюється й інструкція кольору (Ji) І ДОВЖИНИ (DI) записується в блок 20 пам'яті за старою адресою Надходження наступного тактового імпульсу на другий вхід першого лічильника 9 призводить до обнуління лічильника, при цьому на виході елемента І 11 формується нульовий потенціал, що створює задній фронт імпульсу По цьому задньому фронту другий лічильник 12 збільшує свій стан на одиницю, і нова інструкція (з колишнім Ji І DFO) записується у блок 20 пам'яті за новою адресою При надходженні на вхід пристрою малого синхроімпульсу блок 2 установлення опорного рівня видає на вхід 25 1 блока 25 керування імпульс, синхронний малому синхроімпульсу, блок 25 керування перестає видавати тактові імпульси на вихід 25 4, 25 7, 25 15, 25 16 під час тривалості ма лого синхроімпульсу Це призводить до того, що процедурі упорядковано-вагового кодування будуть піддаватися тільки ті частини повного ТВ сигналу, що несуть інформацію про кольоровість Після обробки останнього елементу кадру з виходу 25 7 блока 25 керування до першого входу третього регістра 15 надійде імпульс, під впливом якого в регістр 15 запишеться код максимального числа, щонадходить з групового виходу суматора 16 По закінченню запису коду максимальної адреси в регістр 15 на виході 25 6 блока 25 керування формується імпульс, який викликає обнуління першого регістра 4, другого регістра 5, другого лічильника 12, третього лічильника 13 і четвертого лічильника 14 Водночас з цим на виході 25 4 блока 25 керування встановлюється нульовий потенціал, а на виході 25 5 блока 25 керування - одиничний потенціал, чим до сягається зміна режимів роботи першого і другого блоків (20,21) пам'яті На цьому цикл кодування поточного кадру зображення завершується З надходженням кадрового синхроімпульсу наступного кадру на вихід пристрою починається цикл зчитування з першого блока 20 пам'яті інструкцій про попередній кадр і кодування наступного кадру Кодування наступного кадру зображення здійснюється аналогічно розглянутому, з тією різницею, що запис інструкції виконується у другий блок 21 пам'яті Зчитування інформації на вихід пристрою здійснюється наступним чином З початком надходження з виходу блока 2 установлення опорного рівня на вхід 25 1 блока 25 керування імпульсу, ВІДПОВІДНОГО кадровому синхроімпульсу, з виходу 25 3 блока 25 керування на вхід формувача 23 коду синхронізації видається одиничний потенціал, з виходу 25 18 блока 25 керування на вхід керування блока 24 перетворювача коду видаються синхроімпульси Синхрокод у паралельному коді зчитується з виходу формувача 23 коду синхронізації і подається до третього групового входу блока 22 елементів АБО По задньому фронту імпульсу, що надходить на вхід 25 1 блока 25 керування і відповідному кадровому синхроімпульсу, на виході 25 3 блока 25 керування встановлюється нульовий потенціал, що забороняє зчитування синхрокоду з виходу формувача 23 коду синхронізації 3 виходу 25 20 блока 25 керування до першого входу третього лічильника 13 надходять імпульси тривалістю (m+n+1) або (т+1) Під ВПЛИВОМ ЦИХ імпульсів третій лічильник 13 формує адреси звертання до блока пам'яті, працюючого в режимі зчитування У випадку, який розглядається, комутатор 18 підключає груповий вихід лічильника 13 до третього групового входу першого блока 20 пам'яті Інструкція, яка зчитується з комірки пам'яті блока 20 пам'яті, надходить через блок 22 елементів АБО до групового входу блока 24 перетворювача коду і зчитується на вихід пристрою у послідовному коді Код адреси, який формується третім лічильником 13, порівнюється у другому блоку 19 порівняння з кодом максимальної адреси, що надходить з виходу третього регістра 15 Сигнал результату порівняння ("0" у випадку "не рівно" і " 1 " у випадку "рівно") формується на виході блока 19 порівняння при надходженні на його тактовий вхід імпульсу з виходу 25 19 блока 43529 25 керування За рахунок того, що імпульси з виходу 25 19 блока 25 керування трохи випереджають імпульси з виходу 25 20, другий блок 19 порівняння порівнює код максимальної адреси з кодом адреси комірки пам'яті, інструкція з якої була щойно зчитана Це призводить до того, що імпульс збігу коду максимальної адреси з кодом поточної адреси формується на виході блока 19 порівняння по закінченню зчитування усіх інструкцій про даний кадр з першого блока 20 пам'яті Цей імпульс викликає обнуління третього регістра 15 і поступає на вхід 25 2 блока 25 керування, забороняючи видавання імпульсів з виходу 25 18, 25 19, 25 20 блока 25 керування до надходження на вхід пристрою кадрового синхроімпульсу чергового кадру На цьому цикл зчитування даного кадру зображення завершується Блок 25 керування працює наступним чином У вихідному стані другий тригер ЗО, перший тригер 27, перший ЛІЧИЛЬНИК-ПОДІЛЬНИК 33, другий лічильник-подільник 31, третій ЛІЧИЛЬНИК-ПОДІЛЬНИК 36 обнулінні Імпульс, що надходить на вхід 25 1 блока 25 керування водночас подається до першого входу другого тригера ЗО і входу інвертора 28 По передньому фронту імпульсу, відповідному кадровому синхроімпульсу, другий тригер ЗО переключається в одиничний стан Одиничний потенціал з його виходу надходить до третього входу першого елемента І 32 Однак нульовий потенціал з виходу інвертора 28 продовжує піддержувати перший елемент І 32 у "закритому" стані, перешкоджаючи проходженню тактових імпульсів з виходу ГТІ 29 на вихід елемента І 32 По задньому фронту імпульсу, що надходить на вхід 25 1 блока 25 керування на виході інвертора 28 формується одиничний потенціал, який надходить на другий вхід першого елемента І 32, дозволяючи проходження через нього тактових імпульсів Ці імпульси надходять на вхід першого лічильника-подільника 33, який здійснює поділ частоти вихідної ПОСЛІДОВНОСТІ на (m+n) Частота імпульсів на виході першого лічильника-подільника 33 дорівнює частоті обробці інформації АЦП 1 Ці імпульси водночас надходять на вхід другого лічильника-подільника 31 і на вхід четвертого тригера Після надходження на вихід другого лічильника-подільника 31 М-імпульсів на його виході формується імпульс, який призводить до обнуління другого тригера ЗО При цьому нульовий потенціал з виходу тригера ЗО блокує проходження імпульсів через перший елемент І 32 Імпульс з виходу другого лічильника-подільника 31, затриманий у другому блоці 35 затримки, надходить на вихід 25 5, 25 6 блока 25 керування, а також на вхід третього тригера 37 і одновібратора 26 При цьому тригер 37 переключається у протилежний стан, що забезпечує зміну керуючих сигналів на виході 25 4, 25 5 блока 25 керування, а одновібратор 26 формує імпульс, тривалість якого дорівнює часу зчитування синхрокоду на вихід пристрою, а задній фронт його співпадає із заднім фронтом кадрового синхроімпульсу на вході пристрою, куди надходить ТВ-сигнал Імпульс з виходу одновібратора 26 надходить на вихід 25 3 блока 25 керування і водночас - до першого входу першого тригера 27, при цьому тригер 27 перемикається в одиничний стан Одиничний потенціал з виходу першого тригера 27 подається на другий вхід другого елемента І 34, дозволяючи проходження через нього тактових імпульсів з виходу ГТІ 29 Імпульси з виходу елемента І 34 надходять на вихід 25 18 блока 25 керування і водночас на перші входи третього лічильника-подільника 36 ЛІЧИЛЬНИК-ПОДІЛЬНИК 36 здійснює поділ частоти вхідної ПОСЛІДОВНОСТІ імпульсів на (m+n+1) 3 виходу третього лічильникаподільника 36 імпульси надходять на вихід 25 19 блока керування 25 і через ЛІНІЮ затримки 41 на вихід 25 20 блока 25 керування Таким чином, недоліком пристрою - прототипу є низький ступінь стиску зображень з високою деталізацією В основу винаходу покладена задача збудувати такий пристрій для стиснення цифрових телевізійних сигналів кольорового зображення, який за рахунок введення в пристрій прототип блока обмеження розрядності низькочастотних коефіцієнтів хвильового перетворення і блока обмеження розрядності високочастотних коефіцієнтів хвильового перетворення забезпечує збільшення ступню стиску зображень з високою деталізацією Технічний результат, який може бути отриманий при здійсненні винаходу, міститься у тому, що застосоване оборотне обмеження розрядності коефіцієнтів хвильового перетворення зменшить КІЛЬКІСТЬ розрядів, необхідних для представлення значень коефіцієнтів хвильового перетворення і тим самим повисить ступінь стиску зображень з високою деталізацією, що забезпечить зменшення КІЛЬКОСТІ біт, необхідних для представлення одного кадру, і приведе до скорочення об'єму пам'яті для збереження зображення і часу на передачу по каналу зв'язку Структурна схема запропонованого пристрою надана на фіг 4 Структурна схема блока керування надана на фіг 5 Структурна схема блока хвильового перетворення надана на фіг 6 Структурна схема блока обмеження розрядності низькочастотних коефіцієнтів хвильового перетворення надана на фіг 7 Структурна схема блока обмеження розрядності високочастотних коефіцієнтів хвильового перетворення надана на фіг 8 Поставлена задача вирішується за рахунок того, що в пристрій, який вміщує аналого-цифровий перетворювач (АЦП), блок установлення опорного рівня, блок хвильового перетворення, перший регістр, другий регістр, перший блок затримки, перший блок порівняння, другий комутатор, перший лічильник, елемент АБО, елемент І, другий лічильник, третій лічильник, четвертий лічильник, третій регістр, суматор, тригер, комутатор, другий блок порівняння, перший блок пам'яті, другий блок пам'яті, блок елементів АБО, формувач коду синхронізації, перетворювач коду, блок керування, блок керування містить одновібратор, перший тригер, інвертор, генератор тактових імпульсів, другий тригер, перший ЛІЧИЛЬНИК-ПОДІЛЬНИК, перший елемент І, другий елемент І, перший блок затримки, другий ЛІЧИЛЬНИК-ПОДІЛЬНИК, третій ЛІЧИЛЬНИК-ПО ДІЛЬНИК, третій тригер, другий блок затримки, третій блок затримки, четвертий блок затримки, чет 43529 вертий тригер, блок хвильового перетворення містить перший регістр, другий регістр, перший суматор, регістр зі зсувом, перетворювач коду, другий суматор, вхід пристрою стиснення цифрових телевізійних сигналів з'єднаний з аналого-цифровим перетворювачем, груповий вихід якого підключений до групового входу блока хвильового перетворення і з блоком установлення опорного рівня, вихід якого з'єднаний з входом блока керування, входи керування блока хвильового перетворення з'єднані з виходами блока керування, перший груповий вхід блока хвильового перетворення підключений до другого групового входу другого комутатора, другий груповий вхід блока хвильового перетворення підключений до групового входу першого регістра, перший вхід керування першого регістра з'єднаний з виходом блока керування, груповий вихід першого регістра підключений до першого групового входу блока порівняння, другого регістру і через перший блок затримки до першого групового входу першого блока пам'яті і першого групового входу другого блока пам'яті, перший вхід керування другого регістра з'єднаний з виходом блока керування, вихід блока керування з'єднаний з другим входом керування першого регістра, другого регістра, другого лічильника, третього лічильника і четвертого лічильника, груповий вихід другого регістра підключений до другого групового входу блока порівняння, вхід керування блока порівняння з'єднаний з виходом блока керування, вихід блока порівняння з'єднаний з другим входом першого лічильника і елемента АБО, перший вхід першого лічильника з'єднаний з виходом блока керування, груповий вихід першого лічильника підключений до групового входу елемента І і через другий блок затримки до другого групового входу першого блока пам'яті і другого групового входу другого блока пам'яті, вихід елемента І з'єднаний з першим входом елемента АБО, вихід елемента АБО з'єднаний з першим входом другого лічильника, груповий вихід другого лічильника підключений до групового входу суматора, груповий вихід суматора підключений до першого групового входу комутатора і групового входу третього регістра, перший вхід третього лічильника з'єднаний з виходом блока керування, груповий вихід третього лічильника підключений до другого групового входу комутатора і першого групового входу другого блока порівняння, перший вхід керування третього регістра з'єднаний з виходом блока керування, груповий вихід третього регістра підключений до другого групового входу другого блока порівняння, перший вхід керування четвертого лічильника з'єднаний з виходом блока керування, груповий вихід четвертого лічильника підключений до третій групового входу першого комутатора, вхід керування другого блока порівняння з'єднаний з виходом блока керування, вихід другого блока порівняння з'єднаний з другим входом керування третього регістра і входом блока керування, вихід блока керування з'єднаний з першим входом керування першого комутатора, першим входом керування першого блока пам'яті і першим входом керування другого блока пам'яті, вихід блока керування з'єднаний з другим входом керування комутатора, другим входом керування першого блока пам'яті і другим входом керування другого блока пам'яті, пер ший груповий вихід комутатора підключений до третього групового входу першого блока пам'яті, другий груповий вихід комутатора підключений до третього групового входу другого блока пам'яті, груповий вихід першого блока пам'яті підключений до першого групового входу блока елементів АБО, груповий вихід другого блока пам'яті підключений до другого групового входу блока елементів АБО, вхід формувача коду синхронізації з'єднаний з виходом блока керування, груповий вихід формувача коду синхронізації підключений до третього групового входу блока елементів АБО, груповий вихід блока елементів АБО підключений до групового входу перетворювача коду, вхід керування перетворювача коду з'єднаний з виходом блока керування, вихід перетворювача коду є виходом пристрою для стиснення цифрових телевізійних сигналів, вхід блока керування з'єднаний з входом інвертора, першим входом другого тригера, вихід другого тригера підключений до першого входу першого елемента І, вихід інвертора підключений до другого входу першого елемента І, вихід генератора тактових імпульсів підключений до третього входу першого елемента І і першого входу другого елемента І, вихід першого елемента І підключений до входу першого лічильника-подільника, вихід першого лічильника-подільника з'єднаний з другим ЛІЧИЛЬНИКОМ-ПОДІЛЬНИКОМ і четвертим тригером, перший вихід четвертого тригера з'єднаний з виходом блока керування, другий вихід четвертого тригера підключений до входу четвертого блока затримки і виходу блока керування, перший вихід четвертого блока затримки підключений до виходу блока керування, другий вихід четвертого блока затримки підключений до виходу блока керування, третій вихід четвертого блока затримки підключений до виходу блока керування, четвертий вихід четвертого блока затримки підключений до входу першого блока затримки і на виходи блока керування, виходи перший, другий і третій першого блока затримки з'єднані з виходами блока керування, вихід другого лічильника-подільника з'єднаний з другим блоком затримки і другим входом другого тригера, перший вихід другого блока затримки з'єднаний з третім тригером і одновібратором, вихід другого блока затримки з'єднаний ВІДПОВІДНО з виходами блока керування, перший і другий виходи третього тригера з'єднані з виходами блока керування, вихід одновібратора з'єднаний з першим входом першого тригера і виходом блока керування, вихід першого тригера з'єднаний з другим входом другого елемента І, вихід другого елемента І з'єднаний з першим входом третього лічильника-подільника і виходом блока керування, вихід третього лічильника-подільника з'єднаний з входом третього блока затримки і виходом блока керування, вихід третього блока затримки з'єднаний з виходом блока керування, груповий вхід блока хвильового перетворення підключений до групових входів першого і другого регістрів, вхід керування першого регістра з'єднаний з входом блока хвильового перетворення, груповий вихід першого регістра з'єднаний з першим груповим входом першого суматора, вхід керування другого регістра з'єднаний з входом керування блока хвильового перетворення, груповий вихід другого регістра з'єднаний з другим груповим входом першого 43529 суматора і другим груповим входом другого суматора, груповий вихід першого суматора з'єднаний з груповим входом перетворювача коду і груповим входом регістра зі зсувом, груповий вихід перетворювача коду з'єднаний з груповим виходом блока хвильового перетворення, вхід керування перетворювача коду з'єднаний з входом блока хвильового перетворення, груповий вихід регістра зі зсувом з'єднаний з першим груповим входом другого суматора, перший вхід керування регістра зі зсувом з'єднаний з входом блока хвильового перетворення, другий вхід керування регістра зі зсувом з'єднаний з входом блока хвильового перетворення, груповий вихід другого суматора з'єднаний з груповим виходом блока хвильового перетворення, додатково введені блок обмеження розрядності низькочастотних коефіцієнтів, блок обмеження розрядності високочастотних коефіцієнтів, у блок керування - п'ятий вихід четвертого блока затримки, блок обмеження розрядності низькочастотних коефіцієнтів містить елемент АБО, перший елемент І, другий елемент І, суматор, блок обмеження розрядності високочастотних коефіцієнтів містить елемент АБО, елемент IНІ, елемент НІ, перший елемент І, другий елемент І, суматор, причому додатковий вихід четвертого блока затримки підключений до виходу блока керування, груповий вхід блока обмеження розрядності низькочастотних коефіцієнтів з'єднаний з першим груповим виходом блока хвильового перетворення, вхід керування блока обмеження розрядності низькочастотних коефіцієнтів з'єднаний з виходом блока керування, груповий вхід блока обмеження розрядності низькочастотних коефіцієнтів підключений до групового входу суматора, два старших розряди групового входу блока обмеження розрядності низькочастотних коефіцієнтів подані на входи елемента АБО, вихід елемента АБО підключений до першого входу другого елемента І і на старший розряд другого групового входу суматора, другий вхід другого елемента І з'єднаний з входом керування блока обмеження розрядності низькочастотних коефіцієнтів, вихід другого елемента І з'єднаний з другим входом керування суматора, знаковий розряд групового входу блока обмеження розрядності низькочастотних коефіцієнтів підключений до першого входу першого елементу І, другий вхід першого елемента І з'єднаний з входом керування блока обмеження розрядності низькочастотних коефіцієнтів, вихід першого елемента І з'єднаний з першим входом керування суматора, до другого групового входу суматора за винятком старшого розряду подані нульові потенціали, груповий вихід суматора підключений до групового входу блока обмеження розрядності низькочастотних коефіцієнтів, груповий вихід блока обмеження розрядності низькочастотних коефіцієнтів з'єднаний з груповим входом другого комутатора, груповий вхід блока обмеження розрядності високочастотних коефіцієнтів з'єднаний з другим груповим виходом блока хвильового перетворення, вхід керування блока обмеження розрядності високочастотних коефіцієнтів з'єднаний з виходом блокакерування, груповий вхід блока обмеження розрядності високочастотних коефіцієнтів підключений до групового входу суматора і за винятком трьох старших розрядів на входи елемента 1І I, вихід елемента І-НІ з'єднаний з першим вхо-— дом першого елемента І, три старших розряди групового входу блока обмеження розрядності високочастотних коефіцієнтів подані на входи елемента АБО, вихід елемента АБО підключений до другого входу першого елемента І, до другого входу другого елементу І і на старший розряд другого групового входу суматора, третій вхід першого елемента І з'єднаний з входом керування блока обмеження розрядності високочастотних коефіцієнтів, вихід першого елемента І з'єднаний з першим входом керування суматора, знаковий розряд групового входу блока обмеження розрядності низькочастотних коефіцієнтів підключений до входу елементу НІ, вихід елементу НІ з'єднаний з першим входом другого елементу І, третій вхід другого елемента І з'єднаний з входом керування блока обмеження розряднос-ті високочастотних коефіцієнтів, вихід другого елемента І з'єднаний з другим входом керування суматора, до другого групового входу суматора за винятком старшого розряду подані нульові потенціали, груповий вихід суматора підключений до групового виходу блока обмеження розрядності високочастотних коефіцієнтів, груповий вихід блока обмеження розрядності високочастотних коефіцієнтів з'єднаний з груповим входом першого регістра Запропонований пристрій містить аналогоцифровий перетворювач 1 (АЦП), блок 2 установлення опорного рівня, блок хвильового перетворення 3, блок обмеження розрядності низькочастотних коефіцієнтів 4, блок обмеження розрядності високочастотних коефіцієнтів 5, перший регістр 6, другий регістр 7, перший блок 8 затримки, перший блок 9 порівняння, другий комутатор 10, перший лічильник 11, елемент АБО 12, елемент І 13, другий лічильник 14, третій лічильник 15, четвертий лічильник 16, третій регістр 17, суматор 18, тригер 19, комутатор 20, другий блок 21 порівняння, перший блок 22 пам'яті, другий блок 23 пам'яті, блок 24 елементів АБО, формувач 25 коду синхронізації, перетворювач коду 26, блок 27 керування Блок 27 керування містить одновібратор 28, перший тригер 29, інвертор ЗО, генератор 31 тактових імпульсів, другий тригер 32, перший лічильник-подільник 35, перший елемент І 34, другий елемент І 36, перший блок 42 затримки, другий лічильник-подільник 33, третій ЛІЧИЛЬНИК-ПОДІЛЬНИК 38, третій тригер 39, другий блок 37 затримки, третій блок 43 затримки, четвертий блок затримки 41, четвертий тригер 40 Блок 3 хвильового перетворення містить перший регістр 44, другий регістр 45, перший суматор 46, регістр зі зсувом 47, перетворювач коду 48, другий суматор 49 Блок обмеження розрядності низькочастотних коефіцієнтів 4 містить елемент АБО 50, перший елемент І 51, другий елемент І 52, суматор 53 Блок обмеження розрядності високочастотних коефіцієнтів 5 містить елемент АБО 54, елемент І-НІ 55, елемент НІ 56, перший елемент І 57, другий елемент І 58, суматор 59 Вхід пристрою стиснення цифрових телевізійних сигналів з'єднаний з аналого-цифровим перетворювачем 1, груповий вихід якого підключений до групового входу 3 1 блока хвильового перетво 43529 рення 3 і з блоком 2 установлення опорного рівня, вихід якого з'єднаний з входом 27 1 блока 27 керування, вхід керування 3 2 блока хвильового перетворення 3 з'єднаний з виходом 27 8 блока керування 27, вхід керування З З блока хвильового перетворення 3 з'єднаний з виходом 27 9 блока керування 27, вхід керування 3 5 блока хвильового перетворення 3 з'єднаний з виходом 27 10 блока керування 27, вхід керування 3 6 блока хвильового перетворення 3 з'єднаний з виходом 27 11 блока керування 27, груповий вихід 3 4 блока хвильового перетворення 3 підключений до групового входу 5 1 блока обмеження розрядності високочастотних коефіцієнтів 5, груповий вихід 3 7 блока хвильового перетворення 3 підключений до групового входу блока обмеження розрядності низькочастотних коефіцієнтів 4, груповий вихід блока обмеження розрядності низькочастотних коефіцієнтів 4 підключений до групового входу другого комутатора 10, вхід керування блока обмеження розрядності низькочастотних коефіцієнтів 4 з'єднаний з виходом 27 12 блока керування, груповий вихід блока обмеження розрядності високочастотних коефіцієнтів 5 підключений до групового входу першого регістра 6, вхід керування блока обмеження розрядності високочастотних коефіцієнтів 5 з'єднаний з виходом 27 12 блока керування, перший вхід керування першого регістра 6 з'єднаний з виходом 27 15 блока 27 керування, груповий вихід регістра 6 підключений до першого групового входу блока 9 порівняння, другого регістра 7 і через перший блок 8 затримки до першого групового входу першого блока 22 пам'яті і першого групового входу другого блока 23 пам'яті, перший вхід керування другого регістра 7 з'єднаний з виходом 27 18 блока 27 керування, вихід 27 7 блока 27 керування з'єднаний з другим входом керування першого регістра 6, другого регістра 7, другого лічильника 14, третього лічильника 15 і четвертого лічильника 16, груповий вихід другого регістра 7 підключений до другого групового входу блока 9 порівняння, вхід керування блока 9 порівняння з'єднаний з виходом 27 16 блока 27 керування, вихід блока 9 порівняння з'єднаний з другим входом першого лічильника 11 і елемента АБО 12, перший вхід першого лічильника 11 з'єднаний з виходом 27 17 блока 27 керування, груповий вихід першого лічильника 11 підключений до групового входу елемента І 13 і через другий блок 19 затримки до другого групового входу першого блока 22 пам'яті і другого групового входу другого блока 23 пам'яті, вихід елемента І 13 з'єднаний з першим входом елемента АБО 12, вихід елемента АБО 12 з'єднаний з першим входом другого лічильника 14, груповий вихід другого лічильника 14 підключений до групового входу суматора 18, груповий вихід суматора 18 підключений до першого групового входу комутатора 20 і групового входу третього регістра 17, перший вхід третього лічильника 15 з'єднаний з виходом 27 21 блока 27 керування, груповий вихід третього лічильника 15 підключений до другого групового входу комутатора 20 і першого групового входу другого блока 21 порівняння, перший вхід керування третього регістра 15 з'єднаний з виходом 27 7 блока 27 керування, груповий вихід третього регістра 15 підключений до другого групового входу другого блока 21 порівняння, перший вхід керування четвертого лічильника 16 з'єднаний зЛвиходом 27 14 блока керування 27, груповий вихід четвертого лічильника 16 підключений до третього групового входу першого комутатора 20, вхід керування другого блока 21 порівняння з'єднаний з виходом 27 20 блока 27 керування, вихід другого блока 21 порівняння з'єднаний з другим входом керування третього регістра 17 і входом 27 2 блока 27 керування, вихід 27 5 блока 27 керування з'єднаний з першим входом керування першого комутатора 20, першим входом керування першого блока 22 пам'яті і першим входом керування другого блока 23 пам'яті, вихід 27 4 блока 27 керування з'єднаний з другим входом керування комутатора 20, другим входом керування першого блока 22 пам'яті і другим входом керування другого блока 23 пам'яті, перший груповий вихід комутатора 20 підключений до третього групового входу першого блока 22 пам'яті, другий груповий вихід комутатора 20 підключений до третього групового входу другого блока 23 пам'яті, груповий вихід першого блока 22 пам'яті підключений до першого групового входу блока 24 елементів АБО, груповий вихід другого блока 23 пам'яті підключений до другого групового входу блока 24 елементів АБО, вхід формувача 25 коду синхронізації з'єднаний з виходом 27 3 блока 27 керування, груповий вихід формувача 25 коду синхронізації підключений до третього групового входу блока 24 елементів АБО, груповий вихід блока 24 елементів АБО підключений до групового входу перетворювача коду 26, вхід керування перетворювача коду 26 з'єднаний з виходом 27 19 блока керування 27, вихід перетворювача коду 26 є виходом пристрою для стиснення цифрових телевізійних сигналів Вхід 27 1 блока 27 керування з'єднаний з входом інвертора ЗО, першим входом другого тригера 32, вихід другого тригера 32 підключений до першого входу першого елемента І 34, вихід інвертора ЗО підключений до другого входу першого елемента І 34, вихід генератора 31 тактових імпульсів підключений до третього входу першого елемента І 34 і першого входу другого елемента І 36, вихід першого елемента І 34 підключений до входу першого лічильника-подільника 35, вихід першого лічильника-подільника 35 з'єднаний з другим ЛІЧИЛЬНИКОМ-ПОДІЛЬНИКОМ 33 і четвертим три гером 40, перший вихід четвертого тригера 40 з'єднаний з виходом 27 8 блока керування 27, другий вихід четвертого тригера 40 підключений до входу четвертого блока затримки 41 і виходу 27 9 блока керування 27, перший вихід четвертого блока затримки 41 підключений до виходу 27 10 блока керування 27, другий вихід четвертого блока затримки 41 підключений до виходу 27 11 блока керування 27, третій вихід четвертого блока затримки 41 підключений до виходу 27 12 блока керування 27, четвертий вихід четвертого блока затримки 41 підключений до виходу 27 13 блока керування 27, п'ятий вихід четвертого блока затримки 41 підключений до входу першого блока затримки 42 і на виходи 27 14, 27 18 блока керування 27, виходи перший, другий і третій першого блока 42 затримки з'єднані ВІДПОВІДНО з виходами 27 15, 27 16 і 27 17 блока 27 керування, вихід другого лічильника-подільника 33 з'єднаний з другим блоком 37 10 43529 затримки і другим входом другого тригера 32, перший вихід другого блока 37 затримки з'єднаний з третім тригером 39 і одновібратором 28, вихід 2 і З другого блока 37 затримки з'єднаний ВІДПОВІДНО З виходом 27 6 і 27 7 блока 27 керування, перший і другий виходи третього тригера 39 з'єднані ВІДПОВІДНО з виходами 27 4 і 27 5 блока 27 керування, вихід одновібратора 28 з'єднаний з першим входом першого тригеру 29 і виходом 27 3 блока 27 керування, вихід першого тригеру 29 з'єднаний з другим входом другого елемента І 36, вихід другого елемента І 36 з'єднаний з першим входом третього лічильника-подільника 38 і виходом 27 19 блока 27 керування, вихід третього лічильника-подільника 38 з'єднаний з входом третього блока затримки 43 і виходом 27 20 блока керування 27, вихід третього блока 43 затримки з'єднаний з виходом 27 21 блока 27 керування матора 53 за винятком розряду m подані нульові потенціали, груповий вихід суматора 53 підключений до групового входу 4 3 блока обмеження розрядності низькочастотних коефіцієнтів 4 Груповий вхід 5 1 блока обмеження розрядності високочастотних коефіцієнтів 5 підключений до групового входу суматора 59 і за винятком трьох старших розрядів до входів елемента І-НІ 55, вихід елемента І-НІ 55 з'єднаний з першим входом першого елемента І 57, три старших розряди 5 1 т - 1 , 5 1 т , 5 1 т + 1 групового входу 5 1 блока обмеження розрядності високочастотних коефіцієнтів 5 підключені до входів елемента АБО 54, вихід елемента АБО 54 підключений до другого входу першого елемента І 57, до другого входу другого елементу І 58 і на розряд m другого групового входу суматора 59, третій вхід першого елемента І 57 з'єднаний з входом керування 5 2 блока обмеження розрядності високочастотних коефіцієнтів 5, вихід першого елемента І 57 з'єднаний з першим входом керування суматора 59, знаковий розряд 5 1 т + 2 групового входу 5 1 блока обмеження розрядності низькочастотних коефіцієнтів 5 підключений до входу елемента НІ 56, вихід елемента НІ 56 з'єднаний з першим входом другого елемента І 58, третій вхід другого елемента І 58 з'єднаний з входом керування 5 2 блока обмеження розрядності високочастотних коефіцієнтів 5, вихід другого елемента І 58 з'єднаний з другим входом керування суматора 59, на другий груповий вхід суматора 59 за винятком розряду m подані нульові потенціали, груповий вихід суматора 59 підключений до групового виходу 5 3 блока обмеження розрядності високочастотних коефіцієнтів 5 Груповий вхід 3 1 блока хвильового перетворення 3 підключений до групових входів першого 44 і другого 45 регістрів, вхід керування першого регістра 44 з'єднаний з входом 3 2 блока хвильового перетворення 3, груповий вихід першого регістра 44 з'єднаний з першим груповим входом першого суматора 46, вхід керування другого регістра 45 з'єднаний з входом керування З З блока хвильового перетворення 3, груповий вихід другого регістра з'єднаний з другим груповим входом першого суматора 46 і другим груповим входом другого суматора 49, груповий вихід першого суматора 46 з'єднаний з груповим входом перетворювача коду 48 і груповим входом регістра зі зсувом 47, груповий вихід перетворювача коду 48 з'єднаний з груповим виходом 3 4 блока хвильового перетворення 3, вхід керування перетворювача коду 48 з'єднаний з входом 3 5 блока хвильового перетворення 3, груповий вихід регістра зі зсувом 47 з'єднаний з першим груповим входом другого суматора 49, першого входу керування регістра зі зсувом з'єднаний з входом 3 5 блока хвильового перетворення 3, другий вхід керування регістра зі зсувом з'єднаний з входом 3 6 блока хвильового перетворення 3, груповий вихід другого суматора 49 з'єднаний з груповим виходом 3 7 блока хвильового перетворення З У запропонованому пристрою АЦП 1 перетворює аналоговий телевізійний сигнал у цифровий, де кожному елементу відображення відповідає m-розрядний код кольоровості Вихід аналого-цифрового перетворювача 1 об'єднаний з входом блока 2 установлення опорного рівня і є входом пристрою (фіг 4) Блок 2 установлення опорного рівня призначений для формування імпульсів, ВІДПОВІДНИХ кадровим і рядковим синхроімпульсам аналогового телевізійного сигналу Блок хвильового перетворення 3 виконує дискретне хвильове перетворення з коефіцієнтами Хаара, та обнуління високочастотних елементів менших або рівних значенню порога Блок обмеження розрядності низькочастотних коефіцієнтів 4 виконує оборотне (з можливістю точного відновлення при декодуванні) обмеження значень низькочастотних коефіцієнтів хвильового перетворення у діапазоні [0 2т-1 ], де т - розрядність коду кольоровості Блок обмеження розрядності високочастотних коефіцієнтів 5 виконує обернене обмеження значень низькочастотних коефіцієнтів хвильового перетворення у діапазоні [-2т-1 2 т 1 -1], де т розрядність коду кольоровості Перший регістр 6 призначений для запису, зберігання і видачі коду кольоровості поточного високочастотного елемента відображення Другий регістр 7 призначений для запису, зберігання і видачі коду кольоровості попереднього високочастотного елемента відображення Груповий вхід 4 1 блока обмеження розрядності низькочастотних коефіцієнтів 4 підключений до групового входу суматора 53, два старших розряди 4 1 т , 4 1 т + 1 (де т - розрядність коду кольоровості відеоданих) групового входу блока обмеження розрядності низькочастотних коефіцієнтів 4 підключені до входів елемента АБО 50, вихід елемента АБО 50 підключений до першого входу другого елемента І 52 і на розряд m другого групового входу суматора 53, другий вхід другого елемента І 52 з'єднаний з входом керування 4 2 блока обмеження розрядності низькочастотних коефіцієнтів 4, вихід другого елемента І 52 з'єднаний з другим входом керування суматора 53, знаковий розряд 4 1 т + 2 групового входу блока обмеження розрядності низькочастотних коефіцієнтів 4 підключений до першого входу першого елементу І 51, другий вхід першого елемента І 51 з'єднаний з входом керування 4 2 блока обмеження розрядності низькочастотних коефіцієнтів 4, вихід першого елемента І 51 з'єднаний з першим входом керування суматора 53, на другий груповий вхід су 11 43529 Перший блок 8 затримки призначений для затримки коду кольоровості, що надходить на вхід другого комутатора 10, на час, що вимагається для переключення другого лічильника 14 Перший блок 9 порівняння призначений для порозрядного порівняння m-розрядних кодів кольоровості поточного і попереднього високочастотного елементів відображення і формування на своєму виході одиничного імпульсу у випадку їх незбігу Перший блок 9 порівняння містить m елементів, які виконують функцію ВИКЛЮЧНЕ АБО, виходи яких підключені до входів елемента АБО, вихід елемента АБО підключений до першого входу елемента І, другий вхід якого є третім входом першого блока 9 порівняння, першим входом якого служать перші входи елементів ВИКЛЮЧНЕ АБО, другі входи яких утворюють другий вхід блока 9 порівняння, виходом якого служить вихід елемента І або 18), визначається комбінацією сигналів, що надходить на перший, другий входи (входи керування) комутатора 20 Комутатор 20 містить 6 блоків елементів І, два блоки елементів АБО, вихід яких є груповим виходом комутатора 20, перший груповий вхід якого утворений першим входом першого і другого блоків елементів І Другий груповий вхід комутатора 20 утворений першим входом третього і четвертого блоків елементів І, третій груповий вхід комутатора 20 утворений першим входом п'ятого і шостого блоків елементів І Другий блок 21 порівняння призначений для порівняння коду максимальної адреси і коду поточної адреси (тобто адреси комірки пам'яті, з якої здійснюється зчитування інструкцій), а також для формування одиничного імпульсу при збігу цих кодів Перший блок 22 пам'яті призначений для запису, зберігання і видачі інструкцій про код зображення Призначення другого блока 23 пам'яті аналогічно призначенню першого блока 22 пам'яті Блок 24 елементів АБО призначений для об'єднання виходу першого блока 22 пам'яті, другого блока 23 пам'яті, формувача 25 коду синхронізації Формувач 25 коду синхронізації призначений для зберігання і видачі синхронізуючої кодової комбінації перед початком зчитування інструкцій (Ji, Di) про кадр зображення Блок 26 перетворювача коду призначений для перетворення паралельного коду інструкції що зчитується в послідовний Блок 27 керування призначений для забезпечення узгодженої роботи блоків приладу шляхом формування і видачі керуючих сигналів і тактових імпульсів на ВІДПОВІДНІ виходи блоків пристрою Одновібратор 28 (фіг 5) призначений для формування імпульсу заданої тривалості при надходженні на його вхід одиничного імпульсу Перший тригер 29 призначений для керування проходженням тактових імпульсів через другий елемент І 33 Інвертор ЗО призначений для формування сигналу, що забороняє на час надходження на вхід пристрою кадрових і малих синхроімпульсів формування і видання тактових імпульсів на виходи, що підключені до входів блоків пристрою, які забезпечують обробку інформації, що надходить Генератор 31 тактових імпульсів призначений для формування тактових імпульсів з частотою у (m+n+1) раз більшою, ніж частота обробки інформації АЦП 1 Така частота необхідна для забезпечення зчитування інформації про кадр за час, що не перевищує час надходження кадру на вхід пристрою У самому несприятливому випадку (для зображення, у якому кольоровість кожного наступного елемента відображення відрізняється від кольоровості попереднього) для опису одного елемента відображення потрібно (m+n+1) біт, тому швидкість, що потрібна для зчитування, повинна бути мінімум у (m+n+1) разів вище швидкості обробки інформації АЦП1 Другий комутатор підключає за сигналом з блока керування до групових входів блоків пам'яті груповий вихід 4 3 блока обмеження розрядності низькочастотних коефіцієнтів 4 або груповий вихід першого блока затримки 10 Перший лічильник 11 призначений для формування n-розрядного коду довжини смуг (Di), причому числовий код Di визначає КІЛЬКІСТЬ високочастотних елементів відображення, кольоровість яких співпадає з кольоровістю тих елементів відображення, які передують Елемент АБО 12 призначений для об'єднання виходу першого блока 9 порівняння і елемента І 13 Елемент І 13 призначений для формування імпульсу переповнення першого лічильника 11 Другий лічильник 14 призначений для формування коду адреси звертання до блока пам'яті (22 або 23), який працює у режимі запису в даному циклі обробки інформації Третій лічильник 15 призначений для формування коду адреси звертання до блока пам'яті (22 або 23), який працює в даному циклі обробки в режимі зчитування Четвертий лічильник 16 призначений для формування коду адреси запису низькочастотних елементів зображення Третій регістр 17 призначений для запису, зберігання і видачі на другий груповий вхід другого блока 21 порівняння коду максимальної адреси (тобто адреси комірки пам'яті блока 22 або 23 пам'яті, в яку записана інструкція про останню смугу попереднього кадру) Цей код необхідний для формування сигналу закінчення зчитування інструкції на вихід пристрою Суматор 18 призначений для модифікації адреси запису кодованих інструкцій о високочастотних елементах Другий блок 19 затримки призначений для затримки коду довжини смуги, що надходить водночас на ВІДПОВІДНІ групові входи першого і другого блоків (22 і 23) пам'яті, на час, що потрібний для перемикання другого лічильника 14 Комутатор 20 призначений для підключення по черзі виходу суматора 18, третього 15 і четвертого 16 ЛІЧИЛЬНИКІВ до ВІДПОВІДНИХ групових входів першого і другого блоків 22 або 23 пам'яті Вибір блока пам'яті (22 або 23), до якого здійснюється підключення виходу того або іншого блока (15, 16 Другий тригер 32 призначений для керування проходженням тактових імпульсів через перший елемент І 34 12 43529 Перший лічильник-подільник 35 має коефіцієнт поділу, рівний (m+n), і призначений для формування імпульсів з частотою, яка дорівнює частоті обробки інформації АЦП Перший елемент І 34 призначений для керування видаванням тактових імпульсів на вхід першого лічильника-подільника 35 Другий елемент І 36 призначений для керування видаванням тактових імпульсів водночас на вихід 27 19 блока 27 керування, вхід третього лічильника-подільника 38 Другий блок 37 затримки призначений для затримки імпульсів, що надходять на його вхід, на деякий час х, причому ті < і2 < хз (де хі, Х2, хз - час затримки імпульсу ВІДПОВІДНО на першому, другому, третьому виходах другого блока 37 затримки) Другий ЛІЧИЛЬНИК-ПОДІЛЬНИК 33 Другий елемент І 52 формує сигнал додавання на вході керування суматора 53 Суматор 53 виконує віднімання або додавання в залежності від сигналів на входах керування Елементи АБО 54 і І-НІ 55 (фіг 8) визначають коефіцієнти, значення яких за модулем більше або дорівнює 2 т ' -1 Елемент НІ 56 визначає коефіцієнти, значення яких від'ємне Перший елемент І 57 формує сигнал додавання на вході керування суматора 59 Другий елемент І 58 формує сигнал віднімання на вході керування суматора 59 Суматор 59 виконує віднімання або додавання в залежності від сигналів на входах керування Робота запропонованого пристрою полягає у наступному ТВ-сигнал, що надходить на вхід пристрою перетворюється АЦП 1 у форму, де кожному елементу відображення відповідає m-розрядний код кольоровості, і піддається упорядковано-ваговому кодуванню Кодований сигнал розподіляється блоком хвильового перетворення 3 на високо та має кое фіцієнт поділу, рівний числу елементів зображення у кадрі, і призначений для формування імпульсу, що свідчить про завершення обробки кадру Третій ЛІЧИЛЬНИК-ПОДІЛЬНИК 38 має кое фіцієнт поділу, рівний (m+n+1), і призначений для формування імпульсів, кожний з яких формується по закінченню зчитування (т+п+1)-розрядноі інструкції Третій тригер 39 має лічильний вхід (Т-тригер) і призначений для формування керуючих сигналів (потенціалів) Четвертий тригер 40 призначений для поділу частоти імпульсів з виходу першого лічильника-подільника 35 на два Четвертий блок затримки 41 призначений для затримки імпульсів, що надходять на його вхід, на різноманітний час х, причому хі < Х < 2 низькочастотну ПОСЛІДОВНОСТІ БЛОКИ обмеження розряд ності 4,5 обмежують розряд ність коефіцієнтів хвильового перетворення у межах т розрядів Низькочастотна ПОСЛІДОВНІСТЬ записується до блока пам'ті (22 або 22) без зміни, високочастотна ПОСЛІДОВНІСТЬ підлягає додатковому кодуванню У результаті кодування інформації про кадр подається списком інструкцій ( Ji, Di), що кодувалися, і записується у перший або другий блок (22,23) пам'яті Вибір блока пам'яті здійснюється сигналами з виходу блока 27 керування При цьому, якщо інформація про j-й кадр була записана у перший блок 22 пам'яті, то інформація про (|+1)-й кадр запишеться у другий блок 23 пам'яті Водночас із процесом запису стислої інформації про (J+1 )-й кадр у другий блок 23 пам'яті, з першого блока 22 пам'яті буде здійснюватися зчитування інструкцій про j-й кадр на вхід блока 26 перетворювача коду Інформація про наступний (|+2)-й кадр запишеться у звільнений перший блок 22 пам'яті Розглянемо роботу пристрою за структурною схемою (фіг 4) < Хз < Х4 < Х5 (ДЄ Хі, Х2, Хз, Х4, Х5 ЧЭС ЗЭТрИМКИ ІМ пульсу ВІДПОВІДНО на першому, другому, третьому, четвертому і п'ятому виходах четвертого блока 41 затримки) Перший блок 42 затримки призначений для затримки імпульсів, що надходять на його вхід, на ріЗНОМаНІТНИЙ Час Х, ПрИЧОМу Хі < Х2 < Хз (ДЄ Хі, Х2, Хз час затримки імпульсу ВІДПОВІДНО на першому, другому, третьому виходах першого блока 42 затримки) Третій блок 43 затримки призначений для рознесення за часом імпульсів, що надходять на ВІДПОВІДНИЙ вихід блока 27 керування Перший регістр 44 (фіг 6) призначений для запису кожного парного відліку, який видає АЦП 1 Другий регістр 45 призначений для запису кожного непарного відліку, який видає АЦП 1 Перший суматор 46 вичитає ВІДЛІК, ЯКИЙ надходить з другого регістра 45, від відліку, який надходить з першого регістра 44 Регістр зі зсувом 47 зсуває на один розряд вправо код, який видає перший суматор 46 Перетворювач коду 48 дорівнює нулю, код значення якого менше або дорівнює значенню порога Р Другий суматор 49 сумує код з виходу регістра зі зсувом 47 і виходу другого регістра 45 Елемент АБО 50 (фіг 7) визначає коефіцієнти, значення яких за модулем більше або дорівнює 2 т Перший елемент І 51 визначає коефіцієнти, значення яких від'ємне, і формує сигнал віднімання на вході керування суматора 53 У вихідному стані перший регістр 6, другий регістр 7, другий лічильник 14, третій лічильник 15 і четвертий лічильник 16 обнулінні У третій регістр 17 записаний код максимальної адреси попереднього кадру або, якщо на вхід пристрою надходить перший кадр, - нульова комбінація В один з блоків пам'яті (22 або 23) записані інструкції (Ji, Di), що кодувалися, про попередній кадр (у випадку, коли на вхід пристрою надходить перший кадр, обидва блока пам'яті обнулінні) Кожна інструкція містить інформацію про маркер (М), колір (Ji) І довжину (Di), причому довжині відповідає КІЛЬКІСТЬ елементів відображення одної кольоровості вздовж рядка растру, а маркеру - розташування у рядку Розрядність коду Ji(m) вибирається, виходячи з вимоги, яка ставиться до системи Так, при m = 8, число відображених ВІДТІНКІВ МІСТИТЬ 2 8 = 256 Розрядність коду Di (n) фіксована і доцільно вибирати п у межах 6 < п < 8 13 43529 Для зручності розгляду роботи припустимо, що стисла інформація про попередній кадр записана у другий блок 23 пам'яті З надходженням на вхід пристрою аналогового ТВ-сигналу блок 2 установлення опорного рівня формує імпульс, ВІДПОВІДНИЙ кадровому імпульсу, і видає його на вхід 27 1 блока 27 керування, дозволяючи цикл роботи АЦП 1 перетворює аналоговий сигнал у m-розрядний код кольоровості, що надходить до групового входу блока хвильового перетворення 3 Цей код відповідає поточному елементу відображення 3 надходженням тактового імпульсу з виходу 27 8 блока керування 27 код записується до першого регістра 44 блока хвильового перетворення, код наступного елемента відображення за сигналом з виходу 27 9 блока керування 27 записується до другого регістра 45 Код з виходу другого регістра 45 вичитається від коду з виходу першого регістра 44 За сигналом з виходу 27 10 блока керування 27 перетворювач коду 48 формує поточний високочастотний елемент відображення, а регістр зі зсувом 47 записує код з виходу першого суматора 46 За сигналом з виходу 27 11 блока керування 27 регістр зі зсувом зсуває на один розряд вправо записаний до нього код, суматор 49 формує поточний низькочастотний елемент відображення За сигналом з виходу 27 12 блока керування 27 блок обмеження розрядності низькочастотних коефіцієнтів 4 обмежує розрядність поточного низькочастотного елемента шляхом додавання або віднімання значення 2m, a блок обмеження розрядносп високочастотних коефіцієнтів 5 обмежує значення поточного високочастотного елементу За сигналом з виходу 27 13 блока керування 27 поточний низькочастотний елемент записується до першого блока пам'яті 22 за адресою з виходу четвертого лічильника 16 3 надходженням тактового імпульсу з виходу 27 15 блока 27 керування до першого входу першого регістра 6 код поточного високочастотного елементу записується у регістр 3 надходженням тактового імпульсу з виходу 27 18 блока 27 керування до першого входу другого регістра 7 у цей регістр записується код, що надходить з групового виходу першого регістра 6 За рахунок того, що імпульс на виході 27 18 блока 27 керування випереджає імпульс на виході 27 15, у другий регістр 7 записується код кольоровості попереднього елемента відображення (або, якщо починається обробка нового кадру, - нульовій комбінації) Коди кольоровості поточного і попереднього високочастотних елементів відображення, що надходять з групового виходу ВІДПОВІДНО першого, другого регістрів 6, 7 на групові входи першого блока 9 порівняння порозрядно порівнюються 3 надходженням тактового імпульсу з виходу 27 16 блока 27 керування на вхід керування першого блока 9 порівняння на його виході формується сигнал результату порівняння Цей сигнал водночас надходить до першого входу першого лічильника 11 і через елемент АБО 12 - до першого входу другого лічильника 14 сідніх елементів співпадають, то під впливом нульового потенціалу, що надходить з виходу блока 9 порівняння, другий лічильник 14 збереже свій стан незмінним, а перший лічильник 11 під впливом імпульсів з виходу 27 17 блока 27 керування збільшить свій стан на одиницю Паралельний код кольоровості елемента (Ji) з виходу першого регістра 6 через перший блок 8 затримки водночас надходить на перші групові входи блоків пам'яті (22,23) Паралельний код довжини смуги (Di) з групового виходу першого лічильника 11 водночас надходить до групового входу першого елемента І 13, і через другий блок 19 затримки на другі групові входи блоків пам'яті (22,23) Комутатор 20 здійснює підключення групового виходу суматора 18 до третього групового входу блока пам'яті, який працює у режимі запису (у випадку, який розглядається - першого блока 22 пам'яті) Таким чином, за адресою що формуються другим лічильником 14 і суматором 18, у перший блок 22 пам'яті проводиться запис інструкцій кольору (Ji) і довжини (Di), що кодувалися Якщо коди кольоровості поточного і попереднього елементів відображення співпадають, то запис нової інструкції (із ЗМІНОЮ DI) відбудеться за старою адресою Якщо коди кольоровості поточного і попередніх елементів зображення не співпадають, то запис нової інструкції виконується за новою адресою Тому що запис у блок пам'яті виконується асинхронно, зміна адреси на третьому груповому вході блока пам'яті повинна випереджати зміну адреси інструкції ВІДПОВІДНО на першому, другому групових входах того ж блока пам'яті Для виконання цієї умови використовуються перший 8, другий 19 блоки затримки Якщо довжина смуги перевищує 2 в степені п елементів зображення, то кодування відбувається наступним чином При повному заповненні першого лічильника 11 (тобто коли на його виході встановиться п "одиниць") на виході елемента І 13 формується одиничний потенціал, який проходячи через елемент АБО 12, впливає на перший вхід другого лічильника 14, при цьому стан лічильника 14 не змінюється і інструкція кольору (Ji) І ДОВЖИНИ (DI) записується в блок 22 пам'яті за старою адресою Надходження наступного тактового імпульсу на другий вхід першого лічильника 11 призводить до обнуління лічильника, при цьому на виході елемента І 13 формується нульовий потенціал, що створює задній фронт імпульсу По цьому задньому фронту другий лічильник 14 збільшує свій стан на одиницю, і нова інструкція (з колишнім Ji І DI = 0) записується у блок 22 пам'яті за новою адресою При надходженні на вхід пристрою малого синхроімпульсу блок 2 установлення опорного рівня видає на вхід 27 1 блока 27 керування імпульс, синхронний малому синхроімпульсу, блок 27 керування перестає видавати тактові імпульси на вихід 27 4, 27 7, 27 16, 27 17 під час тривалості малого синхроімпульсу Це призводить до того, що процедурі упорядковано-вагового кодування будуть піддаватися тільки ті частини повного ТВ-сигналу, що несуть інформацію про кольоровість Після обробки останнього елементу кадру з виходу 27 7 блока 27 керування до першого входу третього регістра 17 надійде імпульс, під впливом якого в регістр 17 запишеться код максимального У випадку ВІДМІННОСТІ кодів кольоровості сусідніх високочастотних елементів зображення на виході першого блока 8 порівняння формується одиничний імпульс, який викликає обнуління першого лічильника 11 і збільшує стан другого лічильника 14 на одиницю Якщо коди кольоровості су 14 43529 числа, що надходить з групового виходу суматора 18 По закінченню запису коду максимальної адреси в регістр 17 на виході 27 6 блока 27 керування формується імпульс, який викликає обнуління першого регістра 6, другого регістра 7, другого лічильника 14, третього лічильника 15 і четвертого лічильника 16 Водночас з цим на виході 27 4 блока 27 керування встановлюється нульовий потенціал, а на виході 27 5 блока 27 керування - одиничний потенціал, чим досягається зміна режимів роботи першого і другого блоків (22,23) пам'яті На цьому цикл кодування поточного кадру зображення завершується З надходженням кадрового синхроімпульсу наступного кадру на вихід пристрою починається цикл зчитування з першого блока 22 пам'яті інструкцій про попередній кадр і кодування наступного кадру Кодування наступного кадру зображення здійснюється аналогічно розглянутому, з тією різницею, що запис інструкції виконується у другий блок 23 пам'яті Зчитування інформації на вихід пристрою здійснюється наступним чином З початком надходження з виходу блока 2 установлення опорного рівня на вхід 27 1 блока 27 керування імпульсу, ВІДПОВІДНОГО кадровому синхроімпульсу, з виходу 27 3 блока 27 керування на вхід формувача 25 коду синхронізації видається одиничний потенціал, з виходу 27 19 блока 27 керування на вхід керування блока 26 перетворювача коду видаються синхроімпульси Синхрокод у паралельному коді зчитується з виходу формувача 25 коду синхронізації і подається на третій груповий вхід блока 24 елементів АБО По задньому фронту імпульсу, що надходить на вхід 27 1 блока 27 керування і відповідному кадровому синхроімпульсу, на виході 27 3 блока 27 керування встановлюється нульовий потенціал, що забороняє зчитування синхрокоду з виходу формувача 25 коду синхронізації 3 виходу 27 21 блока 27 керування до першого входу третього лічильника 15 надходять імпульси тривалістю (m+n+1) або (т+1) Під ВПЛИВОМ ЦИХ імпульсів третій лічильник 15 формує адреси звертання до блока пам'яті, працюючого в режимі зчитування У випадку, який розглядається, комутатор 20 підключає груповий вихід лічильника 15 до третього групового входу першого блока 22 пам'яті Інструкція, яка зчитується з комірки пам'яті блока 22 пам'яті, надходить через блок 24 елементів АБО до групового входу блока 26 перетворювача коду і зчитується на вихід пристрою у послідовному коді Код адреси який формується третім лічильником 15, порівнюється другим блоком 21 порівняння з кодом максимальної адреси, що надходить з виходу третього регістра 17 Сигнал результату порівняння ("0" у випадку "не рівно" і " 1 " у випадку "рівно") формується на виході блока 21 порівняння при надходженні на його тактовий вхід імпульсу з виходу 27 20 блока 27 керування За рахунок того, що імпульси з виходу 27 20 блока 27 керування трохи випереджають імпульси з виходу 27 21, другий блок 21 порівняння порівнює код максимальної адреси з кодом адреси комірки пам'яті, інструкція з якої була щойно зчитана Це призводить до того, що імпульс збігу коду максимальної адреси з кодом поточної адреси формується на виході блока 21 порівняння по закінченню зчитування усіх інструкцій про даний кадр з першого блока 22 пам'яті Цей імпульс призводить до обнуління третього регістра 17 і, надходячи на вхід 27 2 блока 27 керування, забороняє видавання імпульсів з виходу 27 19, 27 21, 27 22 блока 27 керування до надходження на вхід пристрою кадрового синхроімпульсу чергового кадру На цьому цикл зчитування даного кадру зображення завершується Блок 27 керування працює наступним чином У вихідному стані другий тригер 32, перший тригер 29, перший ЛІЧИЛЬНИК-ПОДІЛЬНИК 35, другий лічильник-подільник 33, третій ЛІЧИЛЬНИК-ПОДІЛЬНИК 38 обнулінні Імпульс, що надходить на вхід 27 1 блока 27 керування водночас подається до першого входу другого тригера 32 і входу інвертора ЗО По передньому фронту імпульсу, відповідному кадровому синхроімпульсу, другий тригер 32 переключається в одиничний стан Одиничний потенціал з його виходу подається на третій вхід першого елемента І 34 Однак нульовий потенціал з виходу інвертора ЗО продовжує піддержувати перший елемент І 34 у "закритому" стані, перешкоджаючи проходженню тактових імпульсів з виходу ГТІ 31 на вихід елемента І 34 По задньому фронту імпульсу, що надходить на вхід 27 1 блока 27 керування на виході інвертора ЗО формується одиничний потенціал, який надходить на другий вхід першого елемента І 34, дозволяючи проходження через нього тактових імпульсів Ці імпульси надходять на вхід першого лічильника-подільника 35, який здійснює поділ частоти вихідної ПОСЛІДОВНОСТІ на (m+n) Частота імпульсів на виході першого лічильника-подільника 35 дорівнює частоті обробці інформації АЦП 1 Ці імпульси водночас надходять на вхід другого лічильника-подільника 33 і на вхід четвертого тригера 40 Після надходження на вихід другого лічильника-подільника 33 m-імпульсів на його виході формується імпульс, який призводить до обнуління другого тригера 32 При цьому нульовий потенціал з виходу тригера 32 блокує проходження імпульсів через перший елемент І 34 Імпульс з виходу другого лічильника-подільника 33, затриманий у другому блоці 37 затримки, надходить на вихід 27 5, 27 6 блока 27 керування, а також на вхід третього тригера 39 і одновібратора 28 При цьому тригер 39 переключається у протилежний стан, що забезпечує зміну керуючих сигналів на виході 27 4, 27 5 блока 27 керування, а одновібратор 28 формує імпульс, тривалість якого дорівнює часу зчитування синхрокоду на вихід пристрою, а задній фронт його співпадає із заднім фронтом кадрового синхроімпульсу на вході пристрою, куди надходить ТВ-сигнал Імпульс з виходу одновібратора 28 надходить на вихід 27 3 блока 27 керування і водночас - до першого входу першого тригера 29, при цьому тригер 29 перемикається в одиничний стан Одиничний потенціал з виходу першого тригера 29 подається на другий вхід другого елемента І 36, дозволяючи проходження через нього тактових імпульсів з виходу ГТІ 31 Імпульси з виходу елемента І 36 надходять на вихід 27 19 блока 27 керування і водночас на перші входи третього лічильника-подільника 38 ЛІЧИЛЬНИК-ПОДІЛЬНИК 38 здійснює поділ частоти вхідної ПОСЛІДОВНОСТІ ІМ 15 43529 пульсів на (m+n+1) 3 виходу третього лічильникаподільника 38 імпульси надходять на вихід 27 20 блока керування 27 і через ЛІНІЮ затримки 43 на вихід 27 21 блока 27 керування Технічний результат, який може бути отриманий при здійсненні винаходу, міститься у тому, що застосоване оборотне обмеження розрядності коефіцієнтів хвильового перетворення зменшить КІЛЬКІСТЬ розрядів, необхідних для представлення значень коефіцієнтів хвильового перетворення і тим самим повисить ступінь стиску зображень з високою деталізацією, що забезпечить зменшення КІЛЬКОСТІ біт, необхідних для представлення одного кадру, і приведе до скорочення об'єму пам'яті для збереження зображення і часу на передачу по каналу зв'язку Джерела інформації 1 Авторське свідоцтво СРСР № 1515400, H04N7/18, 1987 2 Авторське свідоцтво СРСР № 1529471, H04N7/18, 1988 3 Рішення про видачу патенту на винахід № 2000020747 від 10 02 2000(прототип) внхія Фіг. 1 16 43529 25.1 25.20 25.2 Фіг. 2 17 43529 3.1 3.4 3.2 3.5 3.6 3.7 3.3 Фіг. З 18 43529 ё 19 43529 27 28 27.3 27.4 39 27.5 27.1 33 32 37 27.9 41 30 31 34 35 40 42 36 -Щ. 27.19 27.20 27.2 29 38 Фіг. 5 20 43 27.21 43529 з.і 3.4 3.2 3.5 3.6 3.7 3.3 ФІГ. 6 4.1 Фіг. 7 21 43529 5.1 Фіг. 8 Тираж 50 екз Відкрите акціонерне товариство «Патент» Україна 88000 м Ужгород вул Гагаріна 101 (03122) 3 - 7 2 - 8 9 (03122) 2 - 5 7 - 0 3 22 43529 23