Пристрій для стиснення цифрових телевізійних сигналів кольорового зображення

1. Пристрій для стиснення цифрових телевізійних сигналів кольорового зображення, що містить аналого-цифровий перетворювач (АЦП), блок установлення опорного рівня, перший регістр, другий регістр, перший блок затримки, перший блок порівняння, перший лічильник, елемент АБО, елемент І, другий лічильник, третій лічильник, третій регістр, другий блок затримки, комутатор, другий блок порівняння, перший блок пам'яті, другий блок пам'яті, блок елементів АБО, формувач коду синхронізації, блок управління, блок управління містить одновібратор, перший тригер, інвертор, генератор тактових імпульсів, другий тригер, перший лічильник-дільник, перший елемент І, другий елемент І, перший блок затримки, другий лічильникдільник, третій лічильник-дільник, третій тригер, другий блок затримки, третій блок затримки, вхід пристрою стиснення цифрових телевізійних сигналів з'єднаний із аналого-цифровим перетворювачем груповий вихід якого поданий на груповий вхід першого регістру і з блоком настанови опорного рівня вихід якого з'єднаний з входом блоку управління, перший вхід управління першого регістру з'єднаний з виходом блоку управління, груповий вихід регістр у поданий на перший груповий вхід блок порівняння, другий регістр і через перший блок затримки на перший груповий вхід першого блоку пам'яті і другого блоку пам'яті, перший вхід управління другого регістру з'єднаний з виходом блоку управління, вихід блоку управління з'єднаний з другим входом управління першого регістру, другого регістру, другого лічильника і третього лічильника, груповий вихід др угого регістру поданий на другий груповий вхід блоку порівняння, вхід управління блоку порівняння з'єднаний із виходом блоку управління, вихід блоку порівняння з'єднаний з другим входом першого лічильника і елемента АБО, перший вхід першого лічильника з'єднаний з виходом блоку управління, груповий ви хід першого лічильника поданий на груповий вхід елемента І та через другий блок затримки на дру A (54) ПРИСТРІЙ ДЛЯ СТИСНЕННЯ ЦИФРОВИХ ТЕЛЕВІЗІЙНИХ СИГНАЛІВ КОЛЬОРОВОГО ЗОБРАЖЕННЯ 36809 ку управління, вихід другого лічильника-дільника з'єднаний з другим входом блоком затримки і другим входом другого тригера, перший вихід другого блоку затримки з'єднаний з третім тригером і одновібратором, виходи два і три др угого блоку затримки з'єднані відповідно з виходом блоку управління, перший і другий виходи третього тригера з'єднані відповідно з виходом блоку управління, вихід одновібратора з'єднаний з першим входом першого тригера і виходом блоку управління, вихід першого тригера з'єднаний з другим входом другого елемента І, вихід др угого елемента І з'єднаний з входом третього лічильника-дільника і виходом блоку управління, вихід третього лічильникадільника з'єднаний з третім блоком затримки і виходом блоку управління, вихід третього блоку затримки з'єднаний з виходом блоку управління, що відрізняє ться тим, що введені блок хвильового перетворення, другий комутатор, суматор, четвертий лічильник, причому груповий вхід блоку хвильового перетворення з'єднаний з груповим виходом аналого-цифрового перетворювача, перший груповий вихід блоку хвильового перетворення поданий на другий груповий вхід другого комутатора, другий груповий ви хід блоку хвильового перетворення поданий на груповий вхід першого регістру, входи управління блоку хвильового перетворення з'єднані з виходами блоку управління, перший груповий вхід другого комутатора з'єднаний з груповим виходом першого блоку затримки груповий вихід другого комутатора поданий на групові входи першого і другого блоків пам'яті, вхід управління другого комутатора з'єднаний з виходом блоку управління, груповий вхід суматора з'єднаний з груповим виходом другого лічильника, груповий вихід суматора поданий на перший груповий вхід першого комутатора входи управління четвертого лічильника з'єднані з виходами блоку управління, груповий вихід четвертого лічильника поданий на третій груповий вхід першого комутатора. 2. Пристрій за п. 1, що відрізняється тим, що блок управління містить четвертий тригер, четвертий блок затримки, причому вхід четвертого тригера з'єднаний з виходом першого лічильника-дільника, перший вихід четвертого тригера з'єднаний з виходом блоку управління, другий вихід четвертого тригера з'єднаний з виходом блоку управління і входом четвертого блоку затримки, перший вихід четвертого блоку затримки з'єднаний з виходом блоку управління, другий вихід четвертого блоку затримки з'єднаний з виходом блоку управління, третій вихід четвертого блоку затримки з'єднаний з виходом блоку управління, четвертий вихід четвертого блоку затримки з'єднаний з виходом блоку управління і входом першого блоку затримки. 3. Пристрій за п. 2, що відрізняється тим, що блок хвильового перетворення містить перший регістр, другий регістр, перший суматор, регістр зі зсувом, перетворювач коду, другий суматор, причому групові входи першого і другого регістрів з'єднані з груповим входом блоку хвильового перетворення, вхід управління першого регістру з'єднаний з виходом блоку управління, вхід управління другого регістру з'єднаний з виходом блоку управління, перший груповий вхід першого суматора з'єднаний з груповим виходом першого регістру, другий груповий вхід першого суматора з'єднаний з груповим виходом другого регістру, гр уповий вхід регістру зі зсувом з'єднаний з груповим виходом першого суматора, перший вхід управління регістру зі зсувом з'єднаний з виходом блоку управління, другий вхід управління регістру зі зсувом з'єднаний з виходом блоку управління, груповий вхід перетворювача коду з'єднаний з груповим виходом першого суматора, груповий вихід перетворювача коду є другим груповим виходом блоку хвильового перетворення, вхід управління перетворювача коду з'єднаний з виходом блоку управління, перший груповий вхід другого суматора з'єднаний з груповим виходом регістру зі зсувом, другий груповий вхід другого суматора з'єднаний з груповим виходом другого регістру, гр уповий вихід др угого суматора є першим груповим виходом блоку хвильового перетворення. Запропонований винахід відноситься до галузі передачі і збереження кольорових зображень у системах із застосуванням телевізійних дисплеїв та відеотерміналів, і може бути використаний, зокрема, у автоматизованих системах відображення, обробки даних та управління. Відомий "Пристрій для стиснення цифрових телевізійних сигналів", який містить аналоговий цифровий перетворювач АЦП, перший блок порівняння, блок вибору символу, який передається, блок управління пам'яттю, блок пам'яті, блок установлення опорного рівня, формувач коду синхронізації, перший блок кодування, блок затримки, другий блок порівняння, другий блок кодування, перетворювач коду, буферний блок, блок управління [1]. Недоліком цього пристрою є низький ступінь стиску зображень з високою деталізацією. Відомий також "Пристрій для стиснення кольорових сигналів телевізійних зображень", що містить аналого-цифровий перетворювач (АЦП), блок установлення опорного рівня, блок елементів І, перший і другий регістри, блок управління, перший блок порівняння, перший і другий лічильники, третій регістр, другий блок порівняння, блок пам'я ті і перетворювач коду. Блок установлення опорного рівня містить перший тригер, генератор тактових імпульсів, другий тригер, перший і другий елементи І, перший лічильник-дільник, третій елемент І, першу-четверту лінії затримки відповідно, другий лічильникдільник, п'яту лінію затримки, перший елемент АБО, шосту лінію затримки, третій лічильникдільник, другий елемент АБО, сьому лінію затримки і третій тригер [2]. До недоліків даного пристрою відноситься низький ступінь стиску зображень з високою деталізацією. Найбільш близьким до запропонованого технічного рішення, що вибране як прототип, є "Пристрій для стиснення цифрових телевізійних сигналів кольорового зображення", який містить при 2 36809 стрій для стиснення цифрових телевізійних сигналів кольорового зображення і блок управління [3]. Вказаний пристрій для стиснення цифрових телевізійних сигналів містить аналого-цифровий перетворювач 1 (АЦП), блок 2 установлення опорного рівня, перший регістр 3, другий регістр 4, перший блок 5 затримки, перший блок 6 порівняння, перший лічильник 7, елемент АБО 8, елемент І 9, другий лічильник 10, третій лічильник 11, третій регістр 12, другий блок 13 затримки, комутатор 14, другий блок 15 порівняння, перший блок 16 пам'я ті, другий блок 17 пам'яті, блок 18 елементів АБО, формувач 19 коду синхронізації, перетворювач 20 коду, блок 21 управління. Структурна схема пристрою прототипу надана на фіг. 1. Структурна схема блока 21 надана на фіг. 2. Блок 21 управління містить одновібратор 22, перший тригер 23, інвертор 24, генератор 25 тактових імпульсів, другий тригер 26, перший лічильникдільник 27, перший елемент І 28, другий елемент І 29, перший блок 30 затримки, другий лічильникдільник 31, третій лічильник-дільник 32, третій тригер 33, другий блок 34 затримки, третій блок 35 затримки. Вхід пристрою стиснення цифрових телевізійних сигналів з'єднаний із аналого-цифровим перетворювачем 1, груповий вихід якого поданий на груповий вхід першого регістра 3, і з блоком 2 установлення опорного рівня, вихід якого з'єднаний з входом 1 блока 21 управління, перший вхід управління першого регістра 3 з'єднаний з виходом 9 блока 21 управління, груповий вихід регістра 3 поданий на перший груповий вхід блоку 6 порівняння, другий регістр 4 і через перший блок 5 затримки на перший груповий вхід першого блоку 16 пам'яті і другого блоку 17 пам'яті, перший вхід управління другого регістру 4 з'єднаний із виходом 11 блоку 21 управління, вихід 6 блоку 21 управління з'єднаний з другим входом управління першого регістра 3, другого регістра 4, др угого лічильника 10 і третього лічильника 11, груповий вихід другого регістра 4 поданий на другий груповий вхід блока 6 порівняння, вхід управління блока 6 порівняння з'єднаний виходом 8 блока 21 управління, вихід блока 6 порівняння з'єднаний з другим входом першого лічильника 7 і елемента АБО 8, перший вхід першого лічильника 7 з'єднаний з виходом 10 блоку 21 управління, груповий вихід першого лічильника 7 поданий на груповий вхід елемента І 9 і через другий блок 13 затримки на другий груповий вхід першого блоку 16 пам'яті і другого блоку 17 пам'яті, вихід елемента І 9 з'єднаний з першим входом елемента АБО 8, ви хід елемента АБО 8 з'єднаний з першим входом другого лічильника 10, груповий вихід др угого лічильника 10 поданий на перший груповий вхід комутатора 14 і груповий вхід третього регістра 12, перший вхід третього лічильника 11 з'єднаний із виходом 8 блока 21 управління, груповий вихід третього лічильника 11 поданий на другий груповий вхід комутатора 14 і перший груповий вхід др угого блоку 15 порівняння, перший вхід управління третього регістра 12 з'єднаний із виходом 9 блоку 21 управління, груповий вихід третього регістра 12 поданий на другий груповий вхід другого блоку 15 порівняння, вхід управління другого блоку 15 порівняння з'єднаний із виходом 13 блоку 21 управління, вихід другого блоку 15 порівняння з'єднаний із другим входом управління третього регістра 12 і другим входом блоку 21 управління, вихід 4 блоку 21 управління з'єднаний із першим входом управління комутатора 14, першим блоком 16 пам'яті і другим блоком 17 пам'яті, вихід 5 блока 21 управління з'єднаний із другим входом управління комутатора 14, першим блоком 16 пам'яті і другим блоком 17 пам'яті, перший груповий вихід комутатора 14 поданий на третій груповий вхід першого блока 16 пам'яті, другий груповий вихід комутатора 14 поданий на третій груповий вхід другого блоку 17 пам'яті, груповий вихід першого блоку 16 пам'яті поданий на перший груповий вхід блоку 18 елементів АБО, груповий вихід др угого блоку 17 пам'яті поданий на другий груповий вхід блоку 18 елементів АБО, вхід формувача 19 коду синхронізації з'єднаний із виходом 3 блоку 21 управління, груповий вихід формувача 19 коду синхронізації поданий на третій груповий вхід блоку 18 елементів АБО, груповий вихід блоку 18 елементів АБО поданий на груповий вхід перетворювача 20 коду, вхід управління перетворювача 20 коду з'єднаний з виходом 12 блоку 21 управління, вихід перетворювача 20 коду є виходом пристрою. Другий вхід блоку 21 управління з'єднаний з другим входом першого тригера 23, вхід 1 блоку 21 управління з'єднаний із входом інвертора 24 і першим входом другого тригера 26, вихід другого тригера 26 з'єднаний із першим входом першого елемента І 28, вихід інвертора 24 з'єднаний із другим входом першого елемента І 28, вихід з генератора 25 тактових імпульсів з'єднаний із третім входом першого елемента І 28 і перший вхід другого елемента І 29, вихід першого елемента І 28 з'єднаний із входом першого лічильника-дільника 27, вихід першого лічильника-дільника 27 з'єднаний із другим з'єднаний лічильником-дільником 31, першим блоком 30 затримки і виходом 11 блоку 21 управління, виходи перший, другий і третій першого блоку 30 затримки з'єднані відповідно із виходами вісім, дев'ять і десять блоку 21 управління, вихід др угого лічильника-дільника 31 з'єднаний з другим входом блоку 34 затримки і другим входом другого тригера 26, перший вихід другого блоку 34 затримки з'єднаний з третім тригером 33 і одновібратором 22, вихід 2 і 3 другого блоку 34 затримки з'єднаний відповідно з виходами 6 і 7 блоку 21 управління, перший і другий вихід третього тригера 33 з'єднаний відповідно з виходами 5 і 4 блоку 21 управління, вихід одновібратора 22 з'єднаний із першим входом першого тригера 23 і виходом 3 блоку 21 управління, вихід першого тригера 23 з'єднаний із другим входом другого елемента І 29, вихід др угого елемента І 29 з'єднаний із входом третього лічильника-дільника 32 і виходом 12 блоку 21 управління, вихід третього лічильникадільника 32 з'єднаний із третім блоком 35 затримки і виходом 13 блоку 21 управління, вихід третього блоку 35 затримки з'єднаний із виходом 14 блоку 21 управління. Робота даного пристрою полягає у такому. У початковому стані перший регістр 3, другий регістр 4, другий лічильник 10, третій лічильник 11 обнулені. У третій регістр 12 записаний код максимальної адреси попереднього кадру або, якщо на вхід пристрою поступає перший кадр, - нульова 3 36809 комбінація. В один з блоків пам'яті (16 або 17) записані кодовані інструкції (Ji 1 Di) про попередній кадр (у випадку, коли на вхід пристрою поступає перший кадр, обоє блоки пам'яті обнулені). Кожна інструкція містить інформацію про колір (Ji) та довжину (Di), причому довжині відповідає кількість елементів відображення одної, колірності вздовж рядку растру. Розрядність коду Ji (m) вибирається виходячи з вимог, які пред'я вляються до системи. Так, при m=8, число відображених відтінків становить 28=256. Розрядність коду Di (n) фіксована і доцільно обирати її n у межах 6£n£8. Для зручності розглядання роботи припустимо, що стиснута інформація попереднього кадру записана до другого блоку 17 пам'яті. З надходженням на вхід пристрою аналогового ТБ-сигналу блок 2 установки опорного рівня формує імпульс, який відповідає кадровому імпульсу, і видає його на вхід 1 блоку 21 управління, дозволяючи цикл роботи. АЦП 1 перетворює аналоговий сигнал у m-розрядний код колірності, який поступає на груповий вхід першого регістра 3. Цей код відповідає поточному елементу відображення. З приходом тактового імпульсу з блоку 21 управління на перший вхід першого регістра 3 код записується у регістр. При поданні тактового імпульсу з блока 21 управління на перший вхід др угого регістра 4 у цей регістр записується код, який поступає з групового виходу першого регістра 3. За рахунок того, що імпульс на виході 11 блоку 21 управління випереджає імпульс на виході 9, у другий регістр 4 записується код колірності попереднього елементу відображення (або, якщо починається обробка нового кадру, - нульової комбінації). Коди колірності поточного і попереднього елементів відображення, які поступають з групових виходів відповідно першого, др угого регістрів 3, 4 на групові входи першого блоку 6 порівняння, порозрядно порівнюються. З приходом тактового імпульсу з виходу 8 блоку 21 управління на вхід управління першого блоку 6 порівняння на його виході формується сигнал результату порівняння. Цей сигнал одночасно поступає на перший вхід першого лічильника 7 і - через елемент АБО 8 - на перший вхід першого лічильника 10. У випадку різниці кодів колірності сусідніх елементів зображення на виході першого блоку 6 порівняння формується одиничний імпульс, що обнуляє перший лічильник 7 і збільшує стан другого лічильника 10 на одиницю. Якщо коди колірності сусідніх елементів співпадають, то під впливом нульового потенціалу, що поступає з виходу блока 6 порівняння, другий лічильник 10 зберігає свій стан незмінним, а перший лічильник 7 під впливом імпульсів з виходу 10 блока 21 управління збільшує свій стан на одиницю. Паралельний код колірності елемента (Ji) з виходу першого регістра 3 через перший блок 5 затримки одночасно поступає на перші групові входи блоків пам'яті (16, 17). Паралельний код довжини смуги (Di) із групового виходу першого лічильника 7 одночасно поступає на груповий вхід першого елемента І 9 і - через другий блок 13 - затримки на другі гр упові входи блоків пам'яті (16, 17). Комутатор 14 здійснює підключення групового виходу другого лічильника 10 до третього групово го входу блока пам'яті, що працює у режимі запису (у випадку, що розглядається - першого блоку 16 пам'яті). Таким чином, за адресою, яка формується другим лічильником 10, у перший блок 16 пам'яті проводиться запис кодованої інструкції (Ji, Di). Якщо коди колірності поточного та попереднього елементів відображення співпадають, то запис нової інструкції (із змінним Dі здійснюється за старою адресою. Якщо коди колірності поточного та попереднього елементів зображення не співпадають, то запис нової інструкції здійснюється за новою адресою. Через те, що запис у блок пам'яті здійснюється асинхронно, то зміна адреси на третьому груповому вході блоку пам'яті повинна випереджувати зміну кодів (Ji, Di) відповідно на першому, другому гр упових входах того ж блоку пам'яті. Для виконання цієї умови використовуються перший, другий блоки 5, 13 затримки. Якщо довжина смуги перевищує 2n елементів зображення, то кодування здійснюється таким чином. При повному заповненні першого лічильника 7 (тобто коли на його виходах встановиться n "одиниць") на виході елемента І 9 формується одиничний потенціал, який проходячи через елемент АБО 8, впливає на перший вхід другого лічильника 10, при цьому стан лічильника 10 не змінюється, і інструкція (Ji, Di) записується в блок 16 пам'яті за старою адресою. Із приходом наступного тактового імпульсу на другий вхід першого лічильника 7 цей лічильник обнуляється, при цьому на виході елемента І 9 формується нульовий потенціал, який утворює задній фронт імпульсу. По цьому задньому фронту другий лічильник 10 збільшує свій стан на одиницю, і нова інструкція (з попереднім Ji і Di=0) записується у блок 16 пам'яті за новою адресою. При поданні на вхід пристрою рядкового синхроімпульсу блок 2 установки опорного рівня видає на вхід 1 блока 21 управління імпульс, синхронний рядковому імпульсу, при цьому час довжини цього імпульсу блока 21 управління перестає видавати тактові імпульси на виходи 8, 9, 10, 11. Це призводить до того, що процедурі рядково-вагового кодування будуть підлягати тільки ті частини повного ТВ-сигналу, які несуть інформацію про колірність. Після обробки останнього елемента кадру з виходу 7 блока 21 управління на перший вхід третього регістра 12 поступить імпульс, під впливом якого у регістр 12 запишеться код максимального числа, який поступає з групового виходу другого лічильника 10. По закінченні запису коду максимальної адреси у регістр 12 на виході 6 блоку 21 управління формується імпульс, який обнуляє перший регістр 3, другий регістр 4, др угий лічильник 10, третій лічильник 11. Одночасно із цим на виході 5 блока 21 управління встановлюється нульовий потенціал, а на виході 4 блоку 21 управління одиничний потенціал, чим досягається зміна режимів роботи першого і другого блоків (16, 17) пам'яті. На цьому цикл кодування поточного кадру зображення завершується. Із надходженням кадрового синхроімпульсу наступного кадру на вихід пристрою починається цикл зчитування з першого блоку 16 пам'яті інструкцій про попередній кадр і кодування наступного кадру. Кодування наступного кадру зображення 4 36809 здійснюється аналогічно розглянутому, з тією різницею, що запис інструкції здійснюється в другий блок 17 пам'яті. Зчитування інформації на вихід пристрою здійснюється таким чином. З початком надходження з виходу блока 2 установки опорного рівня на вхід 1 блока 21 управління імпульсу, відповідно до кадрового синхроімпульсу, з ви ходу 3 блока 21 управління на вхід формувача 19 коду синхронізації видається одиничний потенціал, з виходу 12 блока 21 управління на вхід управління перетворювача 20 коду (m+n) імпульсів. Синхрокод у паралельному коді зчитується з виходу формувача 19 коду синхронізації на перший груповий вхід блоку 18 елементів АБО, з ви ходу якого він поступає на груповий вхід перетворювача 20 коду і з частотою подання тактових імпульсів на вхід управління перетворювача 20 коду видається на вихід пристрою у послідовному коді. По задньому фронту імпульсу, який поступає на вхід 1 блока 21 управління і відповідає кадровому синхроімпульсу, на виході 3 блока 21 управління встановлюється нульовий потенціал, що заперечує зчитуванню синхрокоду з виходу формувача 19 коду синхронізації. По закінченню зчитування синхрокоду з виходу 14 блока 21 управління на перший вхід третього лічильника 11 поступає імпульс. Під впливом цього імпульсу третій лічильник 11 формує адресу звертання до блоку пам'я ті, який працює в режимі зчитування. У випадку, який розглядається, комутатор 14 підключає груповий вихід лічильника 11 до третього групового входу першого блоку 16 пам'яті. Інструкція, яка зчитується з комірки пам'я ті блока 16 пам'яті, поступає через блок 18 елементів АБО на груповий вхід перетворювача 20 коду і зчитується на вихід пристрою у послідовному коді з частотою тактових імпульсів, які поступають на вхід управління перетворювача 20 коду. Код адреси формується третім лічильником 11, порівнюється у другому блоці 15 порівняння із кодом максимальної адреси, який поступає із виходу третього регістра 12. Сигнал результату порівняння ("0" у випадку "не дорівнює" і "1" у випадку "дорівнює") формується на виході блока 15 порівняння по приході на його тактовий вхід імпульсу з виходу 13 блока 21 управління. За рахунок того, що імпульси з виходу 13 блока 21 управління трохи випереджають імпульси з виходу 14, другий блок 15 порівняння порівнює код максимальної адреси з кодом адреси комірку пам'яті, інструкція з якої була тільки що зчитана. Це призводить до того, що імпульс збігу коду максимальної адреси із кодом поточної адреси формується на виході блока 15 порівняння із закінченням зчитування усіх інструкцій про даний кадр із першого блоку 16 пам'яті. Цей імпульс обнуляє третій регістр 12 і, надходячи на вхід 2 блока 21 управління, забороняє видачу імпульсів з виходу 12, 13, 14 блока 21 управління до подання на вхід пристрою кадрового синхроімпульсу чергового кадру. На цьому цикл зчитування про даний кадр зображення завершується. Блок 21 управління працює у такий спосіб. У початковому стані другий тригер 26, перший тригер 23, перший лічильник-дільник 27, другий лічильник-дільник 31, третій лічильник-дільник 32 обнулені. Імпульс, який поступає на вхід 1 блока 21 управління, одночасно подається на перший вхід др угого тригера 26 і вхід інвертора 24. По передньому фронту імпульсу, який відповідає кадровому синхроімпульсу, др угий тригер 26 перемикається у одиничний стан. Одиничний потенціал із його виходу подається на третій вхід першого елемента І 28. Але нульовий потенціал з виходу інвертора 24 продовжує удержувати перший елемент І 28 у "закритому" стані, перешкоджаючи проходженню тактових імпульсів з виходу ГТІ 25 на вихід елемента І 28. По задньому фронту блока 21 управління імпульсу, який поступає на вхід 1, на виході інвертора 24 формується одиничний потенціал, що поступає на другий вхід першого елемента І 28, дозволяючи проходження через нього тактових імпульсів. Ці імпульси надходять на вхід першого лічильника-дільника 27, який здійснює ділення частоти вихідної послідовності на (m+n). Частота імпульсів на виході першого лічильникадільника 27 дорівнює частоті обробки інформації АЦП 1. Ці імпульси одночасно поступають на вхід другого лічильника-дільника 31, вихід 11 блока 21 управління, а також через перший блок 30 затримки - на виходи 8, 9, 10 блока 21 управління. При надходженні на вхід 2 блока 21 управління імпульсів, які відповідають рядковим синхроімпульсам, інвертор 24 формує сигнал, що блокує на час цих імпульсів проходження тактових імпульсів через елемент І 28. При цьому на той же час припиняється видача імпульсів на виходи 8, 9, 10, 11 блока 21 управління. Після надходження на вихід другого лічильника-дільника 31 М імпульсів на його виході формується імпульс, що обнуляє другий тригер 26. При цьому нульовий потенціал з виходу тригера 26 блокує проходження імпульсів через перший елемент І 28. Імпульс з виходу лічильника-дільника 31, який затримується у другому блоці 34 затримки, поступає на виходи 6, 7 блока 21 управління, а також на вхід третього тригера 33 і одновібратора 22. При цьому тригер 33 перемикається у протилежний стан, що забезпечує зміну керуючих сигналів на виходах 4, 5 блока 21 управління, а одновібратор 22 формує імпульс, тривалість якого дорівнює часу зчитування синхрокоду на вихід пристрою, а задній фронт його співпадає із заднім фронтом кадрового синхроімпульсу що надходить на вхід пристрою ТВ-сигналу. Імпульс з виходу одновібратора 22 поступає на вихід 3 блока 21 управління і одночасно - на відповідний вхід першого тригера 23, при цьому тригер 23 перемикається у одиничний стан. Одиничний потенціал з виходу першого тригера 23 подається на другий вхід другого елемента І 29, дозволяючи проходження через нього тактових імпульсів з виходу ГТІ 25. Імпульси з виходу елемента І 29 поступають на вихід 12 блока 21 управління і одночасно на вхід третього лічильникадільника 32. Цей лічильник-дільник здійснює ділення частоти вхідної послідовності імпульсів на (m+n). З виходу лічильника-дільника 32 імпульси поступають на вихід 13 блока 21 управління і - через третій блок 35 затримки - на вихід 14. При надходженні імпульсу на вхід 2 блока 21 управління тригер 23 перемикається в нульовий стан, блокуючи проходження імпульсів через дру 5 36809 гий елемент І 29, що веде до припинення видачі імпульсів на виходи 12, 13, 14 блока 21 управління. Таким чином, недоліком пристрою-прототипу є низький ступінь стиску зображень з високою деталізацією. В основу винаходу покладена задача збудувати такий пристрій для стиснення цифрових телевізійних сигналів кольорового зображення, який за рахунок введення в пристрій-прототип блока хвильового перетворення, другого комутатора, суматора, четвертого лічильника зaбeзпeчує збільшення степені стиску зображень з високою деталізацією. Технічний результат, який може бути отриманий при здійсненні винаходу, полягає у тому, що застосоване хвильове перетворення збільшить кількість та довжину серій в зображенні і, отже, підвищить ступінь стиску зображень з високою деталізацією, що забезпечить зменшення кількості біт необхідних на передачу і призведе до скорочення об'єму пам'яті для збереження зображення і часу на передачу по каналу зв'язку. Структурна схема запропонованого пристрою надана на фіг. 3. Структурна схема блоку управління надана на фіг. 4. Структурна схема блоку хвильового перетворення надана на фіг. 5. Поставлена задача вирішується за рахунок того, що в пристрій, який вміщує аналого-цифровий перетворювач (АЦП), блок установлення опорного рівня, перший регістр, другий регістр, перший блок затримки, перший блок порівняння, перший лічильник, елемент АБО, елемент І, другий лічильник, третій лічильник, третій регістр, другий блок затримки, комутатор, др угий блок порівняння, перший блок пам'яті, другий блок пам'яті, блок елементів АБО, формувач коду синхронізації, блок управління, блок управління містить одновібратор, перший тригер, інвертор, генератор тактових імпульсів, другий тригер, перший лічильник-дільник, перший елемент І, др угий елемент І, перший блок затримки, другий лічильник-дільник, третій лічильник-дільник, третій тригер, другий блок затримки, третій блок затримки, вхід пристрою стиснення цифрових телевізійних сигналів з'єднується з аналого-цифровим перетворювачем груповий вихід якого поданий на груповий вхід першого регістра і з блоком установки опорного рівня вихід якого з'єднаний із входом блоку управління, перший вхід управління першого регістра з'єднаний з виходом блоку управління, груповий вихід регістра поданий на перший груповий вхід блоку порівняння, другий регістр і через перший блок затримки на перший груповий вхід першого блоку пам'яті і другого блоку пам'яті, перший вхід управління другого регістра з'єднаний із виходом блоку управління, вихід блока управління з'єднаний із другим входом управління першого регістра, другого регістра, другого лічильника і третього лічильника, груповий вихід другого регістра поданий на другий груповий вхід блоку порівняння, вхід управління блоку порівняння з'єднаний з виходом блока управління, вихід блока порівняння з'єднаний із другим входом першого лічильника і елемента АБО, перший вхід першого лічильника з'єднаний із виходом блоку управління, груповий вихід першого лічильника поданий на груповий вхід елемента І та через другий блок затримки на другий груповий вхід першого блоку пам'яті і другого блоку пам'яті, вихід елемента І з'єднаний із першим входом елемента АБО, ви хід елемента АБО з'єднаний із першим входом другого лічильника, груповий вихід другого лічильника поданий на перший груповий вхід комутатора і гр уповий вхід третього регістра, перший вхід третього лічильника з'єднаний із виходом блоку управління, груповий вихід третього лічильника поданий на другий груповий вхід комутатора і перший груповий вхід другого блоку порівняння, перший вхід управління третього регістра з'єднаний із виходом блоку управління, груповий вихід третього регістра поданий на другий груповий вхід другого блоку порівняння, вхід управління другого блоку порівняння з'єднаний із виходом блоку управління, вихід другого блоку порівняння з'єднаний з другим входом управління третього регістру і першим входом блоку управління, вихід блоку управління з'єднаний із першим входом управління комутатором, першим блоком пам'яті і другим блоком пам'я ті, вихід блоку управління з'єднаний із другим входом управління комутатора, першим блоком пам'яті і другим блоком пам'яті, перший груповий вихід комутатора поданий на третій груповий вхід першого блоку пам'яті, другий груповий вихід комутатора поданий на третій груповий вхід другого блоку пам'яті, груповий вихід першого блоку пам'яті поданий на перший груповий вхід блоку елементів АБО, гр уповий ви хід другого блоку пам'яті поданий на другий груповий вхід блоку елементів АБО, вхід формувача коду синхронізації з'єднаний із виходом блоку управління, груповий вихід формувача коду син хронізації поданий на третій груповий вхід блоку елементів АБО, вхід блоку управління з'єднаний із другим входом першого тригера, вхід блоку управління з'єднаний із входом інвертора і першим входом другого тригера, вихід др угого тригера з'єднаний з першим входом першого елемента І, вихід інвертора з'єднаний з другим входом першого елемента І, вихід з генератора тактових імпульсів з'єднаний з третім входом першого елемента І та першим входом другого елемента І, вихід першого елемента І з'єднаний з входом першого лічильника-дільника, вихід першого лічильника-дільника з'єднаний з другим лічильником-дільником, першим блоком затримки і виходом блоку управління, вихід перший, другий і третій першого блоку затримки з'єднані відповідно з виходом блоку управління, вихід другого лічильника-дільника з'єднаний з другим входом блоком затримки і другим входом другого тригера, перший вихід другого блоку затримки з'єднаний з третім тригером і одновібратором, вихід два і три другого блоку затримки з'єднаний відповідно з виходами блоку управління, перший і другий вихід третього тригера з'єднаний відповідно з виходом блоку управління, вихід одновібратора з'єднаний з першим входом першого тригера і виходом блоку управління, вихід першого тригера з'єднаний з другим входом другого елемента І, вихід другого елемента І з'єднаний з входом третього лічильника-дільника і виходом блоку управління, вихід третього лічильника-дільника з'єднаний з третім блоком затримки і виходом блоку управління, вихід 6 36809 третього блоку затримки з'єднаний з виходом блоку управління, додатково введені блок хвильового перетворення, другий комутатор, четвертий лічильник, суматор, у пристрій управління - четвертий блок затримки, четвертий тригер; блок хвильового перетворення містить перший регістр, другий регістр, перший суматор, регістр зі зсувом, перетворювач коду, др угий суматор, причому перший груповий вхід др угого комутатора з'єднаний з груповим виходом першого блоку затримки, другий груповий вхід другого комутатора з'єднаний з першим груповим виходом блоку хвильового перетворення, вхід управління другого комутатора з'єднаний з виходом блоку управління, перший і другий входи управління четвертого лічильника з'єднані з виходами блоку управління, груповий вихід четвертого лічильника поданий на третій груповий вхід першого комутатора, груповий вхід суматора з'єднаний з груповим виходом другого лічильника, груповий вихід суматора поданий на перший груповий вхід першого комутатора і груповий вхід третього регістру, вхід четвертого тригера з'єднаний з виходом першого лічильника - дільника, перший вихід четвертого тригера з’єднаний з виходом блоку управління, другий вихід че твертого тригера з'єднаний з виходом блоку управління і входом четвертого блоку затримки, перший вихід четвертого блоку затримки з'єднаний з виходом блоку управління, другий вихід четвертого блоку затримки з'єднаний з виходом блоку управління, третій вихід четвертого блоку затримки з'єднаний з виходом блока управління, четвертий вихід четвертого блоку затримки з’єднаний з виходом блоку управління і входом першого блоку затримки, групові входи першого і другого регістрів з'єднані з груповим виходом аналого-цифрового перетворювача, вхід управління першого регістра з'єднаний з виходом блоку управління, вхід управління другого регістру з'єднаний з виходом блоку управління, перший груповий вхід першого суматора з'єднаний з груповим виходом першого регістру, другий груповий вхід першого суматора з'єднаний з груповим виходом другого регістру, груповий вхід регістру зі зсувом з'єднаний з груповим виходом першого суматора, перший вхід управління регістра зі зсувом з'єднаний з виходом блоку управління, другий вхід управління регістру зі зсувом з'єднаний з виходом блоку управління, груповий вхід перетворювача коду з'єднаний з груповим виходом першого суматора, груповий вихід перетворювача коду з'єднаний з груповим входом першого регістру, вхід управління перетворювача коду з'єднаний з виходом блоку управління, перший груповий вхід другого суматора з'єднаний з груповим виходом регістру зі зсувом, другий гр уповий вхід другого суматора з'єднаний з груповим виходом другого регістру, гр уповий вихід др угого суматора з'єднаний з другим груповим входом другого комутатора. Запропонований пристрій містить аналогоцифровий перетворювач 1 (АЦП), блок 2 настанови опорного рівня, блок хвильового перетворення 3, перший регістр 4, другий регістр 5, перший блок 6 затримки, перший блок 7 порівняння, другий комутатор 8, перший лічильник 9, елемент АБО 10, елемент І 11, другий лічильник 12, третій лічильник 13, четвертий лічильник 14, третій регістр 15, суматор 16, тригер 17, комутатор 18, другий блок 19 порівняння, перший блок 20 пам'яті, другий блок 21 пам'яті, блок 22 елементів АБО, формувач 23 коду синхронізації, перетворювач коду 24, блок 25 управління. Блок 25 управління містить одновібратор 26, перший тригер 27, інвертор 28, генератор 29 тактових імпульсів, другий тригер 30, перший лічильник-дільник 33, перший елемент І 32, другий елемент І 34, перший блок 40 затримки, другий лічильник-дільник 31, третій лічильник-дільник 36, третій тригер 37, другий блок 35 затримки, третій блок 41 затримки, четвертий блок затримки 39, четвертий тригер 38. Блок 3 хвильового перетворення містить перший регістр 42, другий регістр 43, перший суматор 44, регістр зі зсувом 45, перетворювач коду 46, другий суматор 47. Вхід пристрою стиснення цифрових телевізійних сигналів з'єднаний з аналого-цифровим перетворювачем 1, груповий вихід якого поданий на груповий вхід 3.1 блока хвильового перетворення 3 і з блоком 2 настанови опорного рівня вихід якого з'єднаний з входом 25.1 блоку 25 управління, вхід управління 3.2 блока хвильового перетворення 3 з'єднаний з виходом 25.8 блока управління 25, вхід управління 3.3 блока хвильового перетворення 3 з'єднаний з виходом 25.9 блока управління 25, вхід управління 3.5 блока хвильового перетворення 3 з'єднаний з виходом 25.10 блока управління 25, вхід управління 3.6 блока хвильового перетворення 3 з'єднаний з виходом 25.11 блока управління 25, груповий вихід 3.4 блока хвильового перетворення 3 поданий на груповий вхід першого регістру 4, груповий вихід 3.7 блока хвильового перетворення 3 поданий на другий груповий вхід другого комутатора 8, перший вхід управління першого регістру 4 з'єднаний з виходом 25.14 блоку 25 управління, груповий вихід регістру 4 поданий на перший груповий вхід блока 7 порівняння, другий регістр 5 і через перший блок 6 затримки на перший груповий вхід першого блоку 20 пам'яті і перший груповий вхід другого блоку 21 пам'яті, перший вхід управління другого регістру 5 з'єднаний з виходом 25.17 блоку 25 управління, вихід 25.6 блоку 25 управління з'єднаний з другим входом управління першого регістру 4, другого регістру 5, другого лічильника 12, третього лічильника 13 і четвертого лічильника 14, груповий вихід другого регістру 5 поданий на другий груповий вхід блоку 7 порівняння, вхід управління блоку 7 порівняння з'єднаний з виходом 25.15 блоку 25 управління, вихід блоку 7 порівняння з'єднаний з другим входом першого лічильника 9 і елемента АБО 10, перший вхід першого лічильника 9 з'єднаний з виходом 25.16 блоку 25 управління, груповий вихід першого лічильника 9 поданий на груповий вхід елемента І 11 і через другий блок 17 затримки на другий гр уповий вхід першого блоку 20 пам'яті і другий груповий вхід другого блоку 21 пам'яті, вихід елемента І 11 з'єднаний з першим входом елемента АБО 10, вихід елемента АБО 10 з'єднаний з першим входом другого лічильника 12, груповий вихід др угого лічильника 12 поданий на груповий вхід суматора 16, груповий вихід суматора 16 поданий на перший груповий вхід комутатора 18 і груповий вхід третього регістру 15, перший вхід третього лічильника 13 з'єднаний з виходом 25.20 7 36809 блоку 25 управління, груповий вихід третього лічильника 13 поданий на другий груповий вхід комутатора 18 і перший груповий вхід другого блоку 19 порівняння, перший вхід управління третього регістру 13 з'єднаний з виходом 25.7 блоку 25 управління, груповий вихід третього регістру 13 поданий на другий гр уповий вхід др уго го блоку 19 порівняння, перший вхід управління четвертого лічильника 14 з'єднаний з виходом 25.13 блоку управління 25, груповий вихід четвертого лічильника 14 подано на третій груповий вхід першого комутатора 18, вхід управління другого блоку 19 порівняння з'єднаний з виходом 25.19 блоку 25 управління, вихід другого блоку 19 порівняння з'єднаний з другим входом управління третього регістру 15 і входом 25.2 блоку 25 управління, вихід 25.5 блоку 25 управління з'єднаний з першим входом управління першого комутатора 18, першим входом управління першого блоку 20 пам'яті і першим входом управління другого блоку 21 пам'яті, вихід 25.4 блоку 25 управління з'єднаний з другим входом управління комутатора 18, другим входом управління першого блоку 20 пам'яті і другим входом управління другого блоку 21 пам'яті, перший груповий вихід комутатора 18 поданий на третій груповий вхід першого блоку 20 пам'яті, другий груповий вихід комутатора 18 поданий на третій груповий вхід другого блоку 21 пам'яті, груповий ви хід першого блоку 20 пам'яті поданий на перший груповий вхід блоку 22 елементів АБО, груповий ви хід другого блоку 21 пам'яті поданий на другий груповий вхід блоку 22 елементів АБО, вхід формувача 23 коду синхронізації з'єднаний з виходом 25.3 блоку 25 управління, груповий вихід формувача 23 коду синхронізації поданий на третій груповий вхід блоку 23 елементів АБО, груповий вихід блоку 22 елементів АБО поданий на груповий вхід перетворювача коду 24, вхід управління перетворювача коду 24 з’єднаний з виходом 25.18 блоку управління 25, вихід перетворювача коду 24 є виходом пристрою для стиснення цифрових телевізійних сигналів. Вхід 25.1 блоку 25 управління з'єднаний з входом інвертора 28, першим входом другого тригера 30, вихід другого тригера 30 поданий на перший вхід першого елемента І 32, вихід інвертора 28 поданий на другий вхід першого елемента І 32, вихід генератора 29 тактових імпульсів поданий на третій вхід першого елемента І 32 і перший вхід другого елемента І 34, вихід першого елемента І 32 поданий на вхід першого лічильника-дільника 33, вихід першого лічильника-дільника 33 з'єднаний з другим лічильником-дільником 31 і четвертим тригером 38,перший вихід четвертого тригера 38 з’єднаний з виходом 25.8 блоку управління 25, другий ви хід четвертого тригера 38 поданий на вхід четвертого блоку затримки 39 і вихід 25.9 блоку управління 25, перший вихід четвертого блоку затримки 39 поданий на вихід 25.10 блоку управління 25, другий вихід четвертого блоку затримки 39 поданий на вихід 25.11 блоку управління 25, третій вихід че твертого блоку затримки 39 поданий на вихід 25.12 блоку управління 25, четвертий вихід четвертого блоку затримки 39 поданий на вхід першого блоку затримки 40 і на виходи 25.13, 25.17 блоку управління 25, виходи перший, другий і третій першого блоку 40 затримки з'єднані відпо відно з виходами 25.14, 25.15 і 25.16 блоку 25 управління, вихід другого лічильника-дільника 31 з'єднаний з другим блоком 35 затримки і другим входом другого тригера 30, перший вихід другого блоку 35 затримки з'єднаний з третім тригером 37 і одновібратором 26, вихід 2 і 3 другого блоку 35 затримки з'єднаний відповідно з виходом 25.6 і 25.7 блоку 25 управління, перший і другий виходи третього тригера 37 з'єднані відповідно з виходами 25.4 і 25.5 блоку 25 управління, вихід одновібратора 26 з'єднаний з першим входом першого тригеру 27 і виходом 25.3 блоку 25 управління, вихід першого тригеру 27 з'єднаний з другим входом другого елемента І 34, вихід другого елемента І 34 з'єднаний з першим входом третього лічильникадільника 36 і виходом 25.18 блоку 25 управління, вихід третього лічильника-дільника 36 з'єднаний з входом третього блоку затримки 41 і виходом 25.19 блоку управління 25, вихід третього блоку 41 затримки з'єднаний з виходом 25.20 блоку 25 управління. Груповий вхід 3.1 блоку хвильового перетворення 3 поданий на групові входи першого 42 і другого 43 регістрів, вхід управління першого регістра 42 з'єднаний з входом 3.2 блоку хвильового перетворення 3, груповий вихід першого регістра 42 з'єднаний з першим груповим входом першого суматора 44, вхід управління другого регістра 43 з'єднаний з входом управління 3.3 блоку хвильового перетворення 3, груповий вихід другого регістра з'єднаний з другим груповим входом першого суматора 44 і другим груповим входом другого суматора 47, груповий вихід першого суматора 44 з'єднаний з груповим входом перетворювача коду 46 і груповим входом регістра зі зсувом 45, груповий вихід перетворювача коду 46 з'єднаний з груповим виходом 3.4 блоку хвильового перетворення З, вхід управління перетворювача коду 46 з'єднаний з входом 3.5 блоку хвильового перетворення 3, груповий вихід регістра зі зсувом 45 з'єднаний з першим груповим входом другого суматора 47, перший вхід управління регістра зі зсувом з'єднаний з входом 3.5 блоку хвильового перетворення 3, другий вхід управління регістра зі зсувом з'єднаний з входом 3.6 блоку хвильового перетворення З, груповий вихід другого суматора 47 з'єднаний з груповим виходом 3.7 блоку хвильового перетворення 3. У запропонованому пристрої АЦП 1 перетворює аналоговий телевізійний сигнал у цифровий, де кожному елементу відображення відповідає mрозрядний код колірності. Вихід аналогоцифрового перетворювача 1 об'єднаний з входом блоку 2 настанови опорного рівня і є входом пристрою (фіг. 3). Блок 2 настанови опорного рівня призначений для формування імпульсів, відповідним кадровим і рядковим синхроімпульсам аналогового телевізійного сигналу. Блок хвильового перетворення 3 виконує дискретне хвильове перетворення з коефіцієнтами Хаара, та обнуляє високочастотні елементи, менші або рівні значенню порога. Перший регістр 4 призначений для запису, зберігання і видачі коду колірності поточного високочастотного елемента відображення. 8 36809 Другий регістр 5 призначений для запису, зберігання і видачі коду колірності попереднього високочастотного елемента відображення. Перший блок 6 затримки для затримки коду колірності, що надходить на вхід другого, комутатора 8, на час, що вимагається для переключення другого лічильника 12. Перший блок 7 порівняння призначений для порозрядного порівняння m-розрядних кодів колірності поточного і попереднього високочастотного елементів відображення і формування на своєму виході одиничного імпульсу у випадку їх незбігу. Перший блок 7 порівняння містить m елементів, які виключають АБО, виходи якого підключені до входів елемента АБО, ви хід якого підключений до першого входу елемента І, другий вхід якого є третім входом першого блоку 7 порівняння, першим входом якого служать перші входи елементів що виключає АБО, другі входи яких утворять другий вхід блоку 7 порівняння, виходом якого служить вихід елемента І. Другий комутатор підключає за сигналом з блока управління до групових входів блоків пам'яті груповий вихід 3.7 блоку хвильового перетворення 3 або груповий вихід першого блока затримки 6. Перший лічильник 9 призначений для формування n-розрядного коду довжини смуг (Di), причому числовий код Di визначає кількість високочастотних елементів відображення, колірність яких співпадає з колірністю кожному з тих елементів відображення, які передують. Елемент АБО 10 призначений для об'єднання виходу першого блоку 7 порівняння і елемента І 11. Елемент І 11 призначений для формування імпульсу переповнення першого лічильника 9. Другий лічильник 12 призначений для формування коду адреси звертання до блоку пам'яті (20 або 21), який працює у режимі запису в даному циклі обробки інформації. Третій лічильник 13 призначений для формування коду адреси звертання до блоку пам'яті (20 або 21), який працює в даному циклі обробки в режимі зчитування. Четвертий лічильник 14 призначений для формування коду адреси запису низькочастотних елементів зображення. Третій регістр 15 призначений для запису, зберігання і видачі на другий груповий вхід другого блоку 19 порівняння коду максимальної адреси (тобто адреси комірки пам'яті блоку 20 або 21 пам'яті, в яку записана інструкція про останню смугу попереднього кадру). Цей код необхідний для формування сигналу закінчення зчитування інструкції на вихід пристрою. Суматор 16 призначений для модифікації адреси запису кодованих інструкцій про високочастотні елементи. Другий блок 17 затримки призначений для затримки коду довжини смуги, що надходить водночас на відповідні групові входи першого і другого блоків (20 і 21) пам'яті, на час, що потрібний для перемикання другого лічильника 12. Комутатор 18 призначений для підключення по черзі виходу суматора 16, третього 13 і четвертого 14 лічильників до відповідних групових входів першого і другого блоків 20 або 21 пам'яті. Вибір блоку пам'яті (20 або 21), до якого здійснюється підключення виходу того або іншого блоку (13, 14 або 16), визначається комбінацією сигналів, що надходить на перший, другій входи (входи управління) комутатора 18. Комутатор 18 містить 6 блоків елементів І, два блока елементів АБО, ви хід яких є груповим виходом комутатора 18, перший груповий вхід якого утворений першим входом першого і другого блоків елементів І. Др угий груповий вхід комутатора 18 утворений першим входом третього і четвертого блоків елементів І, третій груповий вхід комутатора 18 утворений першим входом п'ятого і шостого блоків елементів І. Другий блок 19 порівняння призначений для порівняння коду максимальної адреси і коду поточної адреси (тобто адреси комірки пам'яті, з якої здійснюється зчитування інструкцій), а також для формування одиничного імпульсу при збігу цих кодів. Перший блок 20 пам'яті призначений для запису, зберігання і видачі інструкцій про код зображення. Призначення другого блоку 21 пам'яті аналогічно призначенню першого блоку 20 пам'яті. Блок 22 елементів АБО призначений для об'єднання виходу першого блоку 20 пам'яті, другого блоку 21 пам'яті, формувача 23 коду синхронізації. Формувач 23 коду синхронізації призначений для зберігання і видачі синхронізуючої кодової комбінації перед початком зчитування інструкцій (Ji, Di) про кадр зображення. Блок 24 перетворювача коду призначений для перетворення паралельного коду інструкції, що зчитується, в послідовний. Блок 25 управління призначений для забезпечення узгодженої роботи блоків приладу шляхом формування і видачі керуючих сигналів і тактових імпульсів на відповідні виходи блоків пристрою. Одновібратор 26 (фіг. 4) призначений для формування імпульсу заданої тривалості при надходженні на його вхід одиничного імпульсу. Перший тригер 27 призначений для управління проходженням тактових імпульсів через другий елемент І 31. Інвертор 28 призначений для формування сигналу, що забороняє на час надходження на вхід пристрою кадрових і малих син хроімпульсів формування і видання тактових імпульсів на вихід, що підключені до входів блоків пристрою, які забезпечують обробку інформації, що надходить. Генератор 29 тактових імпульсів призначений для формування тактових імпульсів з частотою у (m+n+1) раз більшою, ніж частота обробки інформації АЦП 1. Така частота необхідна для забезпечення зчитування інформації про кадр за час, що перевищує час надходження кадру на вхід пристрою. У найбільш несприятливому випадку (для зображення, у якому колірність кожного наступного елемента відображення відрізняється від колірності попереднього) для опису одного елемента відображення потрібно (m+n+1) біт, тому швидкість, що потрібна для зчитування, повинна бути мінімум у (m+n+1) разів вище швидкості обробки інформації АЦП 1. Другий тригер 30 призначений для управління проходженням тактових імпульсів через перший елемент І 32. 9 36809 Перший лічильник-дільник 33 має коефіцієнт ділення, рівний (m+n), і призначений для формування імпульсів з частотою, яка дорівнює частоті обробки інформації АЦП. Перший елемент І 32 призначений для управління видаванням тактових імпульсів на вхід першого лічильника-дільника 33. Другий елемент І 34 призначений для управління видаванням тактових імпульсів водночас на вихід 25.18 блоку 25 управління, вхід третього лічильника-дільника 36. Другий блок 35 затримки призначений для затримки імпульсів, що надходять на його вхід, на деякий час t, причому t1