Пристрій формування значень тригонометричних функцій для цифрового аналізатора спектра

Винахід відноситься до спеціалізованих засобів обчислювальної техніки і може бути використаний при дослідженні частотних властивостей випадкових процесів за допомогою процесорів швидкого перетворення Фур'є. Відомий пристрій цифрового аналізатора спектру для рішення задач гармонічного аналізу, який містить блок постійної пам'яті в який записано N чисел, що відповідають cos j і N-чисел, що відповідають виборкам sin j де j змінюється від 0 до 2p - 2p/N через Dj2p/N (Авт. св. СРСР №653575). Однак даний пристрій, формуючи значення тригонометричних функцій для виконання перетворення Фур'є, потребує значних об'ємів постійної пам'яті, особливо при змінному N. Найбільш близьким по технічній Суті є пристрій формування значень тригонометричних функцій для цифрового аналізатора спектру, який містить блок задання постійних кодів, ви хід якого з'єднаний з входами установки регістрів і входом блоку перемноження, другий вхід якого з'єднаний з виходом першого регістра, а вихід блоку перемноження з'єднаний з першим входом суматора, вихід якого підключений до входу першого регістра, ви хід останнього з'єднаний з входом другого регістра, який містить вхід установки, а вихід є виходом формувача, який через інвертор з'єднаний з другим входом суматора (Авт. св. СРСР №1126892). Однак, даний пристрій жорстко формує послідовність i - 1, … N значень функцій cos (i×2p/N), що звужує його область використання по формуванню певних послідовностей значень тригонометричних функцій у відповідності до схеми обчислень шоидкого перетворення Фур'є. В основу винаходу поставлене завдання створити пристрій формування тригонометричних функцій для цифрового аналізатора спектру, у якому внаслідок введення нових блоків та взаємозв'язків дозволило б розширите функціональні можливості пристрою за рахунок формування певних послідовностей значень тригонометричних функцій. Поставлене завдання вирішується тим, що в пристрій формування значень тригонометричних функцій для цифрового аналізатора спектру, що містить блок задания постійних кодів, вихід якого з'єднаний з входами установки регістрів і входом блоку перемноження, другий вхід якого з'єднаний з виходом першого регістра, а вихід блоку перемноження з'єднаний з першим входом суматора, вихід якого підключений до входу першого регістра, вихід останнього з'єднаний з входом другого регістра, який містить вхід установки, а вихід якого через інвертор з'єднаний з другим входом суматора, згідно винаходу, додатково містить перший мультиплексор, перший і другий блоки оперативної пам'яті, блок пам'яті значень, перший і другий лічильники, другий і третій мультиплексори, блок керування, який містить блок переключень, подільник, тактовий генератор, блок Імпульсів, регістр, ши фратор адресів, при чому, ви хід другого регістра з'єднаний з інформтаційним входом блоку пам'яті значень, адресним входом якого є вихід першого мультиплексора, який також з'єднаний з інформаційними входами першого та другого блоків оперативної пам'яті, адресними входами яких є ви ходи другого і третього мультиплексорів відповідно, входами яких є виходи першого і другого лічильників, вихід першого лічильника з'єднаний з блоком задания постійних кодів, другим входом блоку керування та одним з входів першого мультиплексора, а входи першого лічильника з'єднані з п'ятим та першим виходом блоку керування по входу попереднього встановлення та тактовому входу, з яким також з'єднані перший та другий регістри, а другий лічильник з'єднаний з другим виходом блоку керування по тактовому входу, третій вихід блоку керування з'єднаний з блоком задания постійних кодів, четвертий вихід блоку керування з'єднаний першим та другим блоками оперативної пам'яті, блоком пам'яті значень, першим, другим, третім мультиплексорами; блок керування містить тактовий генератор з'єднаний з подільником і блоком імпульсів, входами якого є другий вхід блоку керування, а саме вихід першого лічильника, та вихід регістра, вхід якого є N, п'ятий вихід блоку керування з виходу регістра з'єднаний з входом попереднього встановлення першого лічильника та з шифратором адресів, другий вхід якого з'єднаний з виходом першого лічильника, з яким також з'єднаний вхід блоку переключень, вихід якого є четвертим ви ходом блоку керування і з'єднаний з першим та другим блоками оперативної пам'яті, блоком пам'яті значень, першим, другим, третім мультиплексорами, вихід подільника є першим виходом блоку керування і з'єднаний з першим та другим регістрами і тактовим входом першого лічильника, вихід ши фратора адресів є третім виходом блоку керування і з'єднаний з адресним входом блоку задания постійних кодів! вихід блоку Імпульсів є др угим ви ходом блоку керування і з'єднаний з входом другого лічильника. Введення в пристрій формування тригонометричних функцій для цифрового аналізатора спектру першого мультиплексора, двох блоків оперативної пам'яті, блоку пам'яті значень, другого та третього мультиплексорів, першого та другого лічильників, блоку керування, який містить блок переключень, подільник, тактовий генератор, блок імпульсів, регістр, шифратор адресів дозволило, використовуючи м ультиплексування адресів за допомогою двох блоків опертативної пам'яті, проводити формування послідовності адресів для зчитування значень тригонометричних функцій, і за рахунок формування значень функцій sin(j) cos(j), які використовуються для проведення обчислення швидкого перетворення Фур'є при непарних N, розширити функціональні можливості пристрою. На фіг.1 зображено пристрій формування значень тригонометричних функцій для цифрового аналізатора спектру; на фіг.2 - стр уктурна схема блоку керування. Пристрій містить блок і задания постійних кодів, блок 2 перемноження, суматор 3, перший регістр 4, другий регістр 5, інвертор 6, перший мультиплексор 7, перший і другий блоки 8, 9 оперативної пам'яті, блок 10 пам'яті значень, перший і другий лічильники 11, 12, другий і третій мультиплексори 13, 14, блок 15 керування, при чому блок 1 задания постійних кодів з'єднаний з входами установки регістрів 4, 5, та входом першого мультиплексора 7 і входом блоку 2 перемноження, вихід якого з'єднаний з входом суматора 3, вихід якого з'єднаний з входом регістра 4, вихід якого є другим входом блока 2 перемноження і входом регістра 5, вихід якого через інвертор 6 є другим входом суматора 3 та інформаційним входом блоку 10 пам'яті значень, адресним входом якого є вихід мультиплексора 7, який також з'єднаний з інформаційними входами двох блоків 8, 9 оперативної пам'яті, адресними входами яких є виходи мультиплексорів 13, 14 відповідно, входами яких є ви ходи дво х лічильників 11, 12, вихід першого лічильника 11 з'єднаний з блоком 1 задания постійних кодів, другим входом блоку 15 керування та входом мультиплексора 7, а входи першого лічильника з'єднані з п'ятим та першим виходом блоку 15 керування по входу попереднього встановлення та тактовому входу, з яким також з'єднані регістри 4, 5, другий лічильник 12 з'єднаний з другим виходом блоку 15 керування по тактовому входу, третій вихід блоку керування 15 з'єднаний з блоком 1 задання постійних кодів, четвертий вихід блоку 15 керування з'єднаний блоками 8, 9 оперативної пам'яті, блоком 10 пам'яті значень, мультиплексорами 7, 13, 14. Блок 15 керування містить блок 16 переключень, подільник 17, тактовий генератор 18, блок 19 імпульсів, регістр 20, шифратор 21 адресів, при чому вихід тактового генератора 18 з'єднаний з подільником 17 і блоком 19 імпульсів, входами якого є другий вхід блоку 15 керування, а саме вихід лічильника 11, та вихід регістра 20, вхід якого є N, п'ятий вихід блоку 15 керування з виходу регістра 20 з'єднаний з входом попереднього встановлення лічильника 11 та з ши фратором 21 адресів, другий вхід якого з'єднаний з виходом лічильника 11, з яким також з'єднаний вхід блока 16 переключень, вихід якого є четвертим ви ходом блоку 15 керування і з'єднаний з блоками 8, 9 оперативної пам'яті, блоком 10 пам'яті значень, мультиплексорами 7, 13, 14, вихід подільника 17 є першим виходом блоку 15 керування і з'єднаний з регістрами 4, 5 і тактовим входом лічильника 11, вихід шифратора 21 адресів є третім виходом блоку 15 керування і з'єднаний з адресним входом блока 1 задання постійних кодів, вихід блоку 19 імпульсів є другим виходом блоку 15 керування і з'єднаний з входом лічильника 12. Пристрій працює таким чином. Для обчислення дискретного перетворення Фур'є (ДПФ) використовується квадратна матриця множників Фур'є W-exp(-j2p×k/N), де N - розмірність перетворення; k - i×і добуток номеру i - лінійки на номер i-стовпця; i, l - 0,1 ... N - 1. Враховуючи, що W-періодична, то матриця множників не зміниться, якщо взяти k - (i × l)mod(N). Після цього для Nнепарне, можемо взяти: s - k mod(N/2), доповнюючи матрицю множників матрицею знаків Zs, Zc. Отже, при обчисленні гармоніки спектру за алгоритмом швидкого перетворення Фур'є з різними непарними значеннями N необхідно сформувати послідовність (N/2) значень тригонометричних функцій sin(s×j), cos (s х j) де j - 2 p/N. Після запису в регістр 20 блоку 15 керування непарного значення N, пристрій формує послідовність значень тригонометричної функції Cm-2 × cos(m×2p/N)-2 x cos (2p/N) × Cm-1 - Cm-2, за допомогою блоку 1 задання постійних кодів, блоку 2 перемноження, суматора 3, першого регістра 4, другого регістра 5 та інвертора 6. Формуються послідовно значення cos(l × х × 2p/N) для i - 1 ... N/2, та, аналогічно, формуються значення sin(i × 2p/N) тільки при інших початкових значеннях C0, C1, що зчитуються з блоку 1 задания постійних кодів за адресою з виходу шифратора 21 адресів блоку керування. 3 виходу подільника 17 тактова частота синхронізує роботу регістрів 4, 5 з лічильником 11, який через мультиплексор 7 формує послідовність адресів для блоку 10 пам'яті значень, в якому запам'ятовуються значення тригонометричних функцій. Отже, в блоці 10 пам'яті значень записано для Nнепарне, N/2-значень cos (i × j) N/2-значень sin (i × j]. Формування вихідних значень тригонометричних функцій матриці W множників Фур'є з блоку 10 пам'яті значень використовується мультиплексування адресів за допомогою блоків 8, 9 оперативної пам'яті. В початковий момент, при записуванні значень в блок 10 пам'яті значень, адреса лічильника 11 через мультиплексор 7 запам'ятовуються в блоці 8 оперативної пам'яті, за адресою лічильника 11 через мультиплексор 13. Наступна лінійка матриці W, формується за допомогою адресів з інформаційного виходу блоку 8 оперативної пам'яті, але його адресація виконується за допомогою лічильника 12 через мультиплексор 13. При чому з блоку 15 керування вихід блоку 19 імпульсів встановлюється з інкрементного в декрементний режим роботи лічильника 12 після N тактів тактового генератора 18. У випадку (N/2)-непарне, в блоці 15 керування блок 19 імпульсів формує додатковий такт для лічильника 12 і встановлює декрементний режим. Одночасно, проводиться запис адресів з інформаційного виходу блоку 8 оперативної пам'яті в блок 9 оперативної пам'яті при його адресуванні лічильником 11 через мультиплексор 14. Наступне формування лінійки матриці W, проводиться при адресації блоку 10 пам'яті значень, за допомогою зчитування блоку 9 оперативної пам'яті. Його адресація проводиться лічильником 12 через мультиплексор 14. Одночасно проходить запис цих адресів в блок 8 оперативної пам'яті при його адресуванні лічильником 11 через мультиплексор 13. При цьому в блоці 15 керування подільник 17 тактує роботу регістрів 4, 5, лічильника 11 з виходу подільника 17, а вихід блоку 16 переключень виконує запис/читання в блоках 8, 9 оперативної пам'яті та блоці 10 пам'яті значень, вибір лічильників 11, 12 за допомогою мультиплексорів 13, 14. З блоку 1 задания постійних кодів через мультиплексор 7 може записуватись послідовність адресів для конкретного N в блок 8 оперативної пам'яті при їх адресуванні лічильником 11 та шифратором 21 адресів, так наприклад, для N-17 додаткова послідовність адресів 3, 6, 8, 5, 2, 1, 4, 7, після формування четвертої лінійки тригонометричних значень матриці W. Тобто, блок 15 керування вибирає послідовність з блоку 1 задания постійних кодів початкові значення для обчислювання тригонометричних функцій, або додаткову послідовність адресів при конкретному непарному N. Отже, пристрій формування тригонометричних функцій для цифрового аналізатора спектру, використовуючи мультиплексування адресів за допомогою двох блоків оперативної пам'яті, проводить формування послідовності адресів для зчитування певних значень тригонометричних функцій, що розширює функціональні можливості пристрою по забезпеченню обчислення широкого класу кількості спектральних складових, що відповідають непарному N.