Матричний тригер

Матричний тригер для відображення стану моделі задачі про призначення, яка містить матричну запам'ятовуючу схему, кожний елемент якої має схему АБО з установчим входом та з інверсним виходом, який відрізняється тим, що в кожний елемент матричної структури замість другої схеми АБО з інверсним виходом включена схема І, входи якої з'єднані з інверсними виходами схем АБО елементів того ж рядка та того ж стовпчика, а вихід схеми І з'єднаний з входом відповідної схеми АБО. UA (21) u200712052 (22) 31.10.2007 (24) 10.11.2008 (46) 10.11.2008, Бюл.№ 21, 2008 р. (72) ЗАБАРА СТАНІСЛАВ СЕРГІЙОВИЧ, U A, ЛЕНСЬКИЙ КИРИЛО ХАРИТОНОВИЧ, U A, МОШЕНКО АНАТОЛІЙ ГРИГОРОВИЧ, U A (73) ЗАБАРА СТАНІСЛАВ СЕРГІЙОВИЧ, U A, ЛЕНСЬКИЙ КИРИЛО ХАРИТОНОВИЧ, U A, МОШЕНКО АНАТОЛІЙ ГРИГОРОВИЧ, U A 2 (19) 1 3 36652 ному стовпчику. Завдяки цій властивості пристрій має позитивний ефект - підвищується надійність та достовірність отриманого результату. З цього витікає, що пропонований пристрій має суттєві відмінності. Сутність пропонованого пристрою пояснюється кресленням. Тут на Фіг.1 зображена принципова електрична схема пропонованого пристрою. Пристрій Фіг.1. має матричну структур у для фіксації результату матриці розміром 3x3. Він містить: 1 - логічна схема АБО з інверсним виходом. 2 - логічна схема І Кожний елемент матричної структури - це логічна схема АБО з інверсним виходом q і 5 входами. Чотири входи кожної логічної схеми з'єднані з інверсними виходами схем АБО, які розташовані в цьому ж рядку та в цьому ж стовпчику, а п'ятий вхід s служить для установки всієї схеми в певний стан, який відповідає розв'язку задачі. На Фіг.1 таке з'єднання показано тільки для логічного елементу АБО, розташованому в першому рядку та першому стовпчику з інверсним виходом q11 і входом s 11. Для всіх інших елементів на входах логічного елементу АБО позначені точки з'єднання з інверсними виходами інших логічних схем. Так, у другого елементу першого рядка входи з'єднані з виходами першого q11 і третього q13 елементів першого рядка та з виходами другого q22 і третього q32 елементів другого стовпчика. Таким чином, інверсний вихід кожного логічного елементу АБО з'єднаний з входами логічних елементів, розташованих в тому ж рядку і в тому ж стовпчику. Якщо на виході певної логічної схеми буде сигнал, який ми позначимо 1, то він поступить на входи всіх логічних схем АБО цього ж рядка та цього ж стовпчика .і на інверсному виході цих схем 4 буде протилежний сигнал, який ми позначимо 0. Ці протилежні сигнали поступають на входи вказаної логічної схеми і будуть зберігати на її виході сигнал 1.Таким чином зберігається цей стан автоматично. Для зміни стану пропонованої схеми необхідно подати сигнали на всі установчі входи s логічних схем АБО. Наприклад, якщо подати на входи сигнали: s 11=1; s 12=1; s 13=0; s 21=0; s 22=1; s 23=1; s 31=1; s 32=0; s 33=1, то ми отримаємо такі значення на виходах логічних схем АБО: q11=0; q12=0; q13=1; q21=1; q22=0; q 23=0; q31=0; q32=1; q33=0. Такий стан буде збережений після того, як вхідні сигнали перестали діяти. На відміну від схеми прототипу в кожному рядку і в кожному стовпчику зберігається тільки один сигнал 1, а всі інші ви ходи логічних схем АБО мають сигнал 0. Це підвищує достовірність результату розв'язання задачі, яка повинна мати двійкові значення 1 тільки по одному в кожному рядку та в кожному стовпчику (задачі комівояжера та призначення). Якщо в схемі прототипу з'явиться хибний сигнал на одній із схем тригера, то ми отримаємо помилковий результат. В пропонованій схемі відсутність вхідних сигналів в одному рядку (або в одному стовпчику), не веде до неправильного відображення результату. Якщо подати правильні сигнали на 2 з 3 будь-яких рядків, то в останньому рядку автоматично буде встановлено правильний результат. Це підвищує достовірність та надійність відображення результату при розв'язанні, наприклад, задачі комівояжера. Крім того пропонована схема має меншу кількість активних елементів, що також підвищує надійність роботи пристрою. 5 Комп’ютерна в ерстка Л. Купенко 36652 6 Підписне Тираж 28 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601