Спосіб синтезу нелінійного паралельного сигнатурного аналізатора

Спосіб синтезу нелінійного паралельного сигнатурного аналізатора, який оснований на послі 3 ється ( x) матриця x4 3 3x станів, 3 51127 яка, наприклад, для 1 має вигляд: Потім, будується паралельний сигнатурний аналізатор. Спочатку визначається кількість паралельно оброблюємих входів. У відповідності до цієї кількості вибирається кількість станів матриці. Потім, згідно з першим рядком матриці станів, яка обмежена кількістю входів, відбувається підключення номерів розрядів вхідної послідовності до суматорів за модулем три першого каналу аналізатора з урахуванням ваги елементів цієї матриці. Підключення до другого каналу відбувається у відповідності з одиницями та двійками другого рядка цієї матриці з урахуванням ваги елементів цієї матриці й гак далі. Таким чином досягається рівність сигнатур паралельного та одноканального сигнатурних аналізаторів. При пошуку в патентній та науково-технічній літературі не виявлено об'єктів ч ознаками, подібними до відмінних ознак технічного рішення, що заявляється, на підставі чого можна зробити висновок про відповідність його критерію "суттєві відмінності". Спосіб, що пропонується, може бути реалізований, наприклад, за допомогою пристрою, струк 4 турна схема якого приведена на Фіг. На Фіг. наведена структурна схема пристрою в загальному виді. Пристрій включає: інформаційні входи 1; групу блоків шифраторів 21 – 2n; групу логічних схем АБО 31 – 3n; групу блоків 41 – 4r. перемноження на два за модулем три; групу блоків 51 – 5r суматорів за модулем три, вхід синхросигналу 7 та групу дворозрядних регістрів 61 – 6r. Сигнатурний аналізатор є схемою, що здійснює ділення вхідної послідовності 1. коефіцієнти якої належать множині {0, 1, 2}, на багаточлен, на підставі якого побудована матриця станів, а вже за її видом здійснюється підключення виділених сигналів з груп логічних схем АБО 31 – 3n до блоків множення коефіцієнтів 41 – 4r. Пристрій працює наступним чином. В початковому стані в регістрах записано код 0...0 (ланцюги встановлення в початковий стан не показані). Надходження на вхід 1 паралельної вхідної послідовності викличе на виходах кожного шифратора появу двоканальної послідовності відповідно до наступної логіки: Входи Виходи 0 00 1 01 X 10 Знаком х позначено третій (високий) стан. Логічні схеми АБО виділяють сигнали і подають їх на схеми множення коефіцієнтів відповідно до матриці станів. У блоках суматорів за модулем три відбувається додавання, а відповідні їм регістри зберігають цю інформацію, яка є сигнатурою. Таким чином, за рахунок з'єднань вхідних сигналів згідно з побудованою матрицею станів досягнуто зменшення входів суматорів, виключення блоків ділення та одержана сигнатура, яка дорівнює сигнатурі одноканального аналізатора при використанні одного й того утворюючого поліному із кінцевого поля Галуа GF(3). Джерела інформації 1. Ярмолик В.Н. Контроль и диагностика цифровых узлов ЭВМ. - Мн.: Наука и техника, 1988.240 с. 2. Иванов М.А., Кларин А.П., Тышкевич В.Г. Об одном способе получения сигнатур двоичных последовательностей // Вопросы надежности и технического диагностирования вычислительных устройств. Сб. научных трудов МИФИ - M: ЭнергоаЭнергоатомиздат, 1986, стр. 82-85. (прототип). 5 Комп’ютерна верстка А. Крижанівський 51127 6 Підписне Тираж 26 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601