Адаптивний діагностичний процесор

Адаптивний діагностичний процесор, що містить групу інформаційних входів, блок пам'яті, двійковий лічильник, схему порівняння, елемент І, генератор, керуючий вхід, вихідну шину, причому керуючий вхід з'єднаний з першим входом елемента І, вихід генератора з'єднаний з другим входом елемента І, вихід якого з'єднаний з рахунковим входом двійкового лічильника, виходи двійкового лічильника з'єднані з першою групою входів блока пам'яті, який відрізняється тим, що має другий та третій блоки пам'яті, другу та третю схеми порівняння, елемент АБО, демультиплексор, блок тригерів, мультиплексор, причому група інформаційних входів з'єднана з ВІДПОВІДНИМИ інформаційними входами мультиплексора, виходи першого блока пам'яті з'єднані з адресними входами мультиплексора, з адресними входами другого блока пам'яті та з адресними входами демультиплексора, виходи мультиплексора з'єднані з першою групою входів другої схеми порівняння та з першою групою входів третьої схеми порівняння, перша група виходів другого блока пам'яті з'єднана з другою групою входів другої схеми порівняння, друга група виходів блока пам'яті з'єднана з другою групою входів третьої схеми порівняння, вихід другої схеми порівняння з'єднаний з першим входом елемента АБО, вихід третьої схеми порівняння з'єднаний з другим входом елемента АБО, вихід якого з'єднаний з інформаційним входом демультиплексора, виходи якого з'єднані з ВІДПОВІДНИМИ входами блока тригерів, виходи блока тригерів з'єднані з вихідною шиною, з другою групою адресних входів першого блока пам'яті та з адресними входами третього блока пам'яті, виходи третього блока пам'яті з'єднані з першою групою входів першої схеми порівняння, вихід якої з'єднаний з входом "Скид" двійкового лічильника, виходи якого з'єднані з другою групою входів першої схеми порівняння ю ^Винахід відноситься до обчислювальної техніки і призначений для контролю параметрів і гнучкої зміни циклограми їх контролю при відмовах деяких каналів, що зменшує час циклу контролю і підвищує ефективність системи Відомий пристрій для логічної обробки інформації, що містить ВХІДНІ шини коефіцієнтів рівняння, вхідну шину правої частини рівняння, шину результату, двійковий лічильник, групи з першої по n-ну елементів І, операційний пристрій, блок порівняння, тригер, два елементи НІ, два індикатори, генератор імпульсів, два елементи І, суматори по модулю 2, виходи операційного пристрою, елементи РІВНОЗНАЧНІСТЬ (а с СРСР №1262519, кл G 06 F 15/20, 1985р) Недоліком відомого пристрою є обмежені функціональні МОЖЛИВОСТІ Найбільш близьким по технічній суті і резуль тату, що досягається є пристрій для рішення логічних рівнянь (ас СРСР №1411768, кл G06F 15/20, опубл 23 07 88р), що містить групу інформаційних входів, блок пам'яті, двійковий лічильник, схему порівняння, елемент 1, генератор, керуючий вхід, вихідну шину, причому керуючий вхід з'єднаний з першим входом елемента І, вихід генератора з'єднаний з другим входом елемента 1, вихід якого з'єднаний з рахунковим входом двійкового лічильника, виходи двійкового лічильника з'єднані з першою групою входів блока пам'яті Недоліком відомого пристрою є обмежені функціональні можливості, бо він не дозволяє контролювати параметри В основу винаходу поставлено задачу вдосконалення адаптивного діагностичного процесора шляхом введення нового складу елементів, та нової організації взаємозв'язків між ними, забезпе СО Ю 53459 чити ширші функціональні можливості при використанні винаходу, а саме - спроможність гнучкої зміни циклограми контролю при відмовах деяких каналів, що зменшує час циклу контролю і підвищує ефективність системи Поставлене завдання вирішується тим, що адаптивний діагностичний процесор містить групу інформаційних входів, блок пам'яті, двійковий лічильник, схему порівняння, елемент І, генератор, керуючий вхід, вихідну шину, причому керуючий вхід з'єднаний з першим входом елемента І, вихід генератора з'єднаний з другим входом елемента І, вихід якого з'єднаний з рахунковим входом двійкового лічильника, виходи двійкового лічильника з'єднані з першою групою входів блока пам'яті, згідно з винаходом має другий та третій блоки пам'яті, другу та третю схеми порівняння, елемент АБО, демультиплексор, блок тригерів, мультиплексор, причому група інформаційних входів з'єднана з ВІДПОВІДНИМИ інформаційними входами мультиплексора, виходи першого блока пам'яті з'єднані з адресними входами мультиплексора, з адресними входами другого блока пам'яті та з адресними входами демультиплексора, виходи мультиплексора з'єднані з першою групою входів другої схеми порівняння та з першою групою входів третьої схеми порівняння, перша група виходів другого блока пам'яті з'єднана з другою групою входів другої схеми порівняння, друга група виходів блока пам'яті з'єднана з другою групою входів третьої схеми порівняння, вихід другої схеми порівняння з'єднаний з першим входом елемента АБО, вихід третьої схеми порівняння з'єднаний з другим входом елемента АБО, вихід якого з'єднаний з інформаційним входом демультиплексора, виходи якого з'єднані з ВІДПОВІДНИМИ входами блока тригерів, виходи блока тригерів з'єднані з вихідною шиною, з другою групою адресних входів першого блока пам'яті та з адресними входами третього блока пам'яті, виходи третього блока пам'яті з'єднані з першою групою входів першої схеми порівняння, вихід якої з'єднаний з входом "Скид" двійкового лічильника, виходи якого з'єднані з другою групою входів першої схеми порівняння Заявлений пристрій має новий склад елементів, та нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості винаходу Технічний результат, як наслідок цих властивостей розширені функціональні можливості пристрою, а саме - спроможність контролю параметрів і гнучкої зміни циклограми їх контролю при відмовах деяких каналів, що зменшує час циклу контролю і підвищує ефективність системи На фіг представлена функціональна схема адаптивного діагностичного процесора Адаптивний діагностичний процесор містить групу інформаційних входів 1, (і=1 N), вихідну шину 2, керуючий вхід 3, елемент І 4, генератор 5, двійковий лічильник 6, перший блок пам'яті 7, другий блок пам'яті 8, третій блок пам'яті 9, першу схему порівняння 10, другу схему порівняння 11, третю схему порівняння 12, елемент АБО 13, демультиплексор 14, блок тригерів 15, мультиплексор 16, причому керуючий вхід 3 з'єднаний з першим входом елемента І 4, вихід генератора 5 з'єднаний з другим входом елемента І 4, вихід якого з'єднаний з рахунковим входом двійкового лічильника 6, виходи двійкового лічильника 6 з'єднані з першою групою входів блока пам'яті 7, другий та третій блоки пам'яті 8, 9, другу та третю схеми порівняння 11,12, група інформаційних входів І4 (і=1 п) з'єднана з ВІДПОВІДНИМИ інформаційними входами мультиплексора 16, виходи першого блока пам'яті 7 з'єднані з адресними входами мультиплексора 16, з адресними входами другого блока пам'яті 8, та з адресними входами демультиплексора 14, виходи мультиплексора 16 з'єднані з першою групою входів другої схеми порівняння 11 та з першою групою входів третьої схеми порівняння 12, перша група виходів другого блока пам'яті 8 з'єднана з другою групою входів другої схеми порівняння 11, друга група виходів блока пам'яті 8 з'єднана з другою групою входів третьої схеми порівняння 12, вихід другої схеми порівняння 11 з'єднаний з першим входом елемента АБО 13, вихід третьої схеми порівняння 12 з'єднаний з другим входом елемента АБО 13, вихід якого з'єднаний з інформаційним входом демультиплексора 14, виходи якого з'єднані з ВІДПОВІДНИМИ входами блока тригерів 15, виходи блока тригерів 15 з'єднані з вихідною шиною 2, з другою групою адресних входів першого блока пам'яті 7 та з адресними входами третього блока пам'яті 9, виходи третього блока пам'яті 9 з'єднані з першою групою входів першої схеми порівняння 10, вихід якої з'єднаний з входом "Скид" двійкового лічильника 6, виходи якого з'єднані з другою групою входів першої схеми порівняння 10 Працює адаптивний діагностичний процесор таким чином Спочатку всі елементи пам'яті схеми пристрою знаходяться у стані "0" На інформаційні входи 1 поступають значення інформаційних сигналів У блоці пам'яті 7 записані ПОСЛІДОВНОСТІ опитування каналів в залежності від відмов каналів У блоці пам'яті 8 записані допускові значення ВІДПОВІДНИХ параметрів У блоці пам'яті 9 записані ДВІЙКОВІ коди довжини циклу опитування для відповідної КІЛЬКОСТІ каналів, що відмовили При подачі сигнала " 1 " на керуючий вхід 3 імпульси з виходу генератора 5 поступають на другий вхід елемента І 4 та проходять на рахунковий вхід двійкового лічильника 6, змінюючи його стан Двійковий код на виходах двійкового лічильника 6 та двійковий код на виходах блока тригерів є адресними входами блоку пам'яті 7 і на його виходах формується ВІДПОВІДНИЙ ДВІЙКОВИЙ код адреси мультиплексора 16 Сигнали з виходу мультиплексора 16 подаються на перші групи входів схеми порівняння 11 та схеми порівняння 12 На другі групи входів цих схем порівняння подаються з блоку пам'яті 8 ВІДПОВІДНІ допусковізначення Якщо значення параметра, що контролюється виходять за межі, то на виході елемента АБО 13 формується сигнал " 1 " , який через демультиплексор 14 записується у ВІДПОВІДНИЙ тригер, що входить у блок тригерів 15 При цьому на блоки пам'яті 7 та 9 подаються нові ДВІЙКОВІ коди і вибирається нова програма контролю (у блоці 7) та відповідна довжина циклу (у блоці 9) Якщо під час циклу контролю не було відмов, то на виході схеми порівняння 10 формується одинич 5 53459 ний сигнал, який переводить двійковий лічильник 6 у початковий стан і процес повторюється Таким чином, заявлений адаптивний діагностичний процесор має спроможність контролю параметрів і гнучкої зміни циклограми їх контролю при відмовах деяких каналів, що зменшує час циклу контролю і підвищує ефективність системи, тобто має більші функціональні можливості, ніж прототип ТОВ "Міжнародний науковий комітет" вул Артема, 77, м Київ, 04050, Україна (044)236-47-24