Пристрій для визначення медіани

Пристрій для визначення медіани, що містить блок порівняння, вхід якого є входом пристрою, блок суматорів, дешифратор, мультиплексор, ке руючий вхід якого з'єднаний з виходом дешифратора, а вихід є виходом пристрою, який відрізняється тим, що в нього додатково введені блоки регістрів, а також генератор синхросигналів, вихід якого з'єднаний з синхровходами блоків регістрів, при цьому вихід блока порівняння з'єднаний через перший блок регістрів з входом блока суматорів, вихід якого через другий блок регістрів з'єднаний з входом дешифратора, а інформаційний вхід мультиплексора через третій і четвертий блоки регістрів з'єднаний з входом пристрою Пристрій відноситься до обчислювальної техніки і може бути використаний при побудові проблемно-орієнтованих обчислювальних пристроїв цифрової обробки сигналів, зокрема в медіанних фільтрах при обробці зображень, мовних сигналів і т д Відомий пристрій для виділення медіани трьох чисел [А В Смирнов та ш, А с СРСР №1575168, кл G06F 7/06, опубл 30 06 1990р у Бюлетені №24], що містить три блоки порівняння, блок аналізу результатів, що включає у себе два елементи "ИСКЛЮЧАЮЩЕЕ ИЛИ", і комутатор, при цьому входи блоків порівняння і комутатора з'єднані з входами пристрою, виходи блоків порівняння з'єднані з входами блоку аналізу результатів, виходи якого підключені до керуючих входів комутатора, вихід якого є виходом пристрою Загальними ознаками відомого пристрою і запропонованого є наявність блоків порівняння і комутатора(мультиплексор) Однак технічна задача підвищення швидкодії при збільшенні вхідного масиву оброблюваних чисел не може бути вирішена простим збільшенням логічних ресурсів, що призводить до збільшення загального часу затримки за рахунок зростання числа рівнів комбінаційної логіки Найбільш близьким до запропонованого є пристрій для визначення медіани [Палагин А В , Опанасенко В Н , Сахарин В Г Цифровые устройства на ПЛИС типа FPGA // Электронное моделирование - 2002 - №2 - С 21 - 33] Цей при стрій реалізує паралельну обробку даних і містить блок порівняння, блок суматорів, дешифратор і мультиплексор Вхід блоку порівняння є входом пристрою, а вихід через блок суматорів і дешифратор з'єднаний з керуючим входом мультиплексора, інформаційний вхід якого з'єднаний з входом, а вихід з виходом пристрою Загальними ознаками прототипу і пропонованого пристрою для визначення медіани є блок порівняння, вхід якого є входом пристрою, блок суматорів, дешифратор, мультиплексор, керуючий вхід якого з'єднаний з виходом дешифратора, а вихід є виходом пристрою В основу винаходу поставлена задача створити такий пристрій для визначення медіани, у якому завдяки введенню нових блоків була б реалізована конвеєрна обробка даних, що дозволить збільшити швидкодію Рішення поставленої задачі досягається там, що пристрій для визначення медіани містить блок порівняння, вхід якого є входом пристрою, блок суматорів, дешифратор, мультиплексор, керуючий вхід якого з'єднаний з виходом дешифратора, а вихід є виходом пристрою, блоки регістрів, а також генератор синхросигналів, вихід якого з'єднаний з синхровходами блоків регістрів, при цьому вихід блоку порівняння з'єднаний через перший блок регістрів з входом блоку суматорів, вихід якого через другий блок регістрів з'єднаний з входом дешифратора, а інформаційний вхід мультиплек 1 СО Ю 59937 сора через третій і четвертий блоки регістрів з'єднаний з входом пристрою Пристрій, який пропонується, відрізняється тим, що в нього додатково введені блоки регістрів, а також генератор синхросигнал їв, вихід якого з'єднаний з синхровходами блоків регістрів, при цьому вихід блоку порівняння з'єднаний через перший блок регістрів з входом блоку суматорів, вихід якого через другий блок регістрів з'єднаний з входом дешифратора, а інформаційний вхід мультиплексора через третій і четвертий блоки регістрів з'єднаний з входом пристрою Введення в пристрій для визначення медіани нових елементів дозволило реалізувати конвеєрну обробку за рахунок того, що введені регістри виконують запам'ятовування даних, які надходять до них, на час одного такту, що відповідає періоду синхросигналу Тому надходження оброблюваних даних на вхід пристрою може відбуватися на кожному такті, протягом якого виконується одна логічна операція Так як час виконання однієї логічної або арифметичної операції завжди менший, ніж сумарний час виконання всіх логічних та/або арифметичних операцій, то швидкодія пристрою зростає в стільки разів, у скільки час виконання однієї операції менший, ніж час виконання всіх операцій іншими кодами, утворять другий стовпець і т д На МІСЦІ першого компаратора другого стовпця встановлений інвертор, що інвертує вихідне значення першого компаратора першого стовпця, на МІСЦІ першого і другого компараторів третього стовпця встановлені інвертори, що інвертують ВИХІДНІ значення других компараторів ВІДПОВІДНО першого і другого стовпців і т д На МІСЦІ останнього стовпця компараторів встановлені інвертори, що інвертують ВИХІДНІ значення останніх компараторів першого, другого і передостаннього стовпців Результати порівняння кодів - логічна " 1 " , якщо Хі > Xj чи "0", якщо Хі < Xj у виді логічних векторів Y1 , Y2, Yn , з виходів компараторів і інверторів матриці блоку порівняння 1 надходять на перший блок регістрів 2, КІЛЬКІСТЬ регістрів у якого дорівнює числу п стовпців матриці Запис у регістри здійснюється фронтом синхросигнала з виходу генератора синхросигналів 9 Дані з виходу першого блоку регістрів 2 передаються на входи блоку суматорів 3, що виконують порозрядне підсумовування результатів порівняння вхідних кодів При цьому на перший суматор у виді логічного вектора На фіг 1 приведена блок-схема пристрою На фіг 2 приведена блок-схема блоку порівняння Запропонований пристрій містить блок порівняння 1, перший блок регістрів 2, блок суматорів З, другий блок регістрів 4, дешифратор 5, третій блок регістрів 6, четвертий блок регістрів 7, мультиплексор 8 і генератор синхросигналів 9 Вхід блоку порівняння 1 є входом пристрою, а вихід через перший блок регістрів 2 з'єднаний з входом блоку суматорів 3, вихід якого через другий блок регістрів 4 з'єднаний з входом дешифратора 5 Вхід третього блоку регістрів 6 підключений до входу пристрою, а вихід з'єднаний через четвертий блок регістрів 7 з інформаційним входом мультиплексора 8, керуючий вхід якого з'єднаний з виходом дешифратора 5, а вихід є виходом пристрою Синхровходи першого, другого, третього і четвертого блоків регістрів 2, 4, 6 і 7 з'єднані з виходом генератора синхросигналів 9 у вигляді логічного вектора Y2 надходять результати порівняння другого коду Х2 з усіма іншими кодами і т д Отримані суми записуються синхросигналом у другий блок регістрів 4 і передаються в дешифратор 5, що здійснює порівняння кожної суми з константою і формує код, рівний номеру того вхідного коду, відповідна сума якого дорівнює константі Значення константи вибирається рівним (п+1)/2, якщо нумерація вхідних кодів починається з одиниці чи (п-1)/2, якщо нумерація вхідних кодів починається з нуля Код з виходу дешифратора 5 надходить на керуючий вхід мультиплексора 8 і тим самим виробляється вибір того входу даних мультиплексора, номер якого відповідає номеру керуючого коду Таким чином, на вихід мультиплексора 8 і ВІДПОВІДНО вихід пристрою через третій блок регістрів 6 і четвертий блок регістрів 7, запис даних у які відбувається синхросигналом, передається вхідний код, що відповідає середньому за значенням(медіані) з набору кодів, що надходять Пристрій працює в такий спосіб На вхід блоку порівняння 1, виконаного, наприклад, у вигляді матриці(див фіг 2), утвореної компараторами 10 і інверторами 11, подається Усі блоки запропонованого пристрою можуть бути реалізовані на кристалах ПЛІС типу FPGA, наприклад фірми ХІІІПХ(США) Пропонований пристрій для визначення медіани, як випливає з опису, може бути реалізований промисловим способом, оскільки його складові частини - вузли і блоки побудовані на основі елементної бази широкого застосування масив кодів X, що включає в себе порівнювані коди Х1, Х2, - Хп Компаратори, що реалізують функцію "більше чи дорівнює" і які виконують порівняння першого вхідного коду з усіма іншими вхідними кодами, утворять перший стовпець матриці, компаратори, що порівнюють другий вхідний код з Y1 надходять результати порівняння першого коду Х1 з усіма іншими кодами, на другий суматор 59937 Вихід Фіг 1 Комп'ютерна верстка І Вихованець Підписано до друку 06 10 2003 Тираж39 прим Міністерство освіти і науки України Державний департамент інтелектуальної власності, Львівська площа, 8, м Київ, МСП, 04655, Україна ТОВ "Міжнародний науковий комітет", вул Артема, 77, м Київ, 04050, Україна