Пристрій для визначення парності числа, представленого у системі залишкових класів

Пристрій для визначення парності числа, представленого у системі залишкових класів, що містить блок регістрів числа та суматори, причому вихід першого регістра блока регістрів числа зв’язаний із першим входом суматора другого регістра блока регістрів числа, а виходи регістрів блока регістрів числа, починаючи з другого регістра, з'єднані в другими входами своїх суматорів, який відрізняється тим, що пристрій додатково устаткований регістром по модулю 2, генератором тактових імпульсів, першим елементом І, розподільником імпульсів, блоком других елементів І, блоком модульних дільників, блоками перших, других, третіх, четвертих, п'ятих елементів АБО, шостим та сьомим елементами АБО, блоком перших модульних множників, другим модульним множником, вхідною шиною пристрою та блоком шин констант, причому виходи регістрів блока регістрів числа підключені до перших входів своїх дільників, другі входи котрих зв’язані із виходами своїх других елементів І, перші входи яких з'єднані із шинами блока шин констант, а другі входи - із відповідними виходами розподільника імпульсів та входами скидання попередніх регістрів блока регістрів числа, другий вхід другого дільника підключений безпосередньо до другого входу третього із U 2 (11) 1 3 Недоліком пристрою для перетворювання коду із СЗК у поліадичний код [3], що містить в собі регістри, суматори, елементи І, АБО, шифратори, є його невисока швидкодія, обумовлена тим, що для отримання результату порівняння необхідно витратити значну кількість модульних операцій. Найбільш близькім по технічній суттєвості до корисної моделі є пристрій для перетворювання коду із СЗК у поліадичний код [4], що містить в собі розряди регістру числа, суматори, функціональні перетворювачі та шифратори, причому вихід першого розряду регістра із третім входом свого суматора, а виходи розрядів регістру числа, починаючи з другого розряду, з'єднані із першими входами своїх суматорів. Недоліком цього пристрою, по відношенню до пристроїв [2] та [3] підвищену та кількість є те, що цей пристрій не має можливості визначити парність числа. В основу корисної моделі поставлено задачу: пристрій, функціонуючий у системі залишкових класів, шляхом введення додаткових елементів та встановлення відповідних зв'язків між елементами пристрою забезпечити визначення парності числа. Для цього пристрій додатково устаткований регістром по модулю 2, генератором тактових імпульсів, першим елементом І, розподілювачем імпульсів, блоком других елементів І, блоком модульних дільників, блоками перших, других, третіх, четвертих, п'ятих елементів АБО, шостим та сьомим елементами АБО, блоком перших модульних множників, другим модульним множником. вхідною шиною пристрою та блоком шин констант. При цьому виходи регістрів блоку регістрів числа підключені до перших входів своїх дільників, другі входи котрих пов'язані із виходами своїх других елементів І, перші входи яких з'єднані із шинами блоку шин констант, а другі входи - із відповідними виходами розподілювача імпульсів та входами складу попередніх регістрів блоку регістрів числа, другий вхід другого дільника підключений безпосередньо до другого входу третього із перших множників, а другі входи дільників, починаючи із третього, підключені до других входів наступних перших множників через другі елементи АБО, треті входи дільників пов'язані із відповідними виходами розподілювача імпульсів, а виходи дільників з'єднані із першими входами наступних перших множників, причому другий дільник безпосередньо, а всі наступні - через перші елементи АБО, треті входи перших множників приєднані до відповідних виходів розподілювача імпульсів, причому третій із перших множників безпосередньо, а всі наступні - через треті елементи АБО, перший вхід другого множника підключений до виходу к-го із перших елементів АБО, другий вхід другого множника підключений до виходу к-го із других елементів АБО, а третій вхід другого множника з'єднаний із виходом к-го із третіх елементів АБО, вихід першого регістру блоку регістрів числа також пов'язаний із першими входами всіх суматорів, починаючи із третього, через перші входи четвертих та сьомого елементів АБО, виходи суматорів, починаючи із другого, з'єднані із входами своїх регістрів блоку регістрів числа та регістром по модулю 2, перші входи суматорів, починаючи їх третього, 12653 4 підключені до виходів відповідних множників, треті входи яких - для другого суматора безпосередньо, а для всіх наступних через п'яті та шостий елементи АБО приєднані до відповідних виходів розподілювача імпульсів, вхід якого пов'язаний в виходом першого елементу І, перший вхід якого підключений до вхідної шини пристрою, а другий до виходу генератора тактових імпульсів. На кресленні зображена функціональна схема пристрою. Пристрій містить генератор тактових імпульсів 1, перший елемент I 2, розподілювач імпульсів 3, блок 4 регістрів 41, 42, 43,..., 4к числа А=( 1, 2, 3, ..., к) для залишків 1, 2, 3,..., к відповідно по модулях системи р1, р2, р3,..., рк регістр 5 для залишка 0 по модулю 2, блок других елементів І 62, 63,..., 6к та блок модульних дільників 72, 73,..., 7к, відповідно по модулях системи р2, р3,..., рк блок перших елементів АБО 83,..., 8к відповідно по модулях системи р3, ..., рк блок других елементів АБО 93,..., 9к відповідно по модулях системи р3,..., рк блок перших модульних множників 103, …, 10к, другий модульний множник 100 відповідно по модулях системи р3, …, рк та по модулю р0=2, блок третіх елементів АБО 113,..., 11к відповідно по модулях системи р3,..., рк блок четвертих елементів АБО 123,..., 12к та сьомий елемент АБО 120 відповідно по модулях системи p3, …, pк та по модулю р0=2, блок перших модульних суматорів 132, 133,..., 13к-1, 13к та другий модульний суматор 130 відповідно по модулях системи p2, p3,..., pк-1, pк та по модулю р0=2, блок п'ятих елементів АБО 142, 143, …, 14к та шостий елемент АБО 140 відповідно по модулях системи р2, р3,..., рк та по модулю p0=2, вхідну 15 шину пристрою, блок шин констант 162, 163, ..., 16к відповідно по р2, р3,..., рк. Пристрій працює слідуючим чином. До моменту початку визначення належності числа до даної половини на регістрах 41, 42, 43,..., 4к-1, 4к записане число А=( 1, 2, 3,..., к-1, к), на регістрі 5 записаний 0, на шини констант 162, 163,..., 16к подані константи р1, р2,..., рк відповідно. Після включення сигналом по шині 15 здійснюється подача через елемент 12 сигнала на вхід розподілювача імпульсів 3. Сигнал з першого виходу розподілювача імпульсів 3 подається на треті входи перших модульних суматорів 132, 133,..., 13к1, 13к та на третій вхід другого суматора 130, дозволяючи виконання віднімання залишку 1 від залишків 2, 3,..., к-1, к та додання залишку 1 до залишку 0, відповідно по модулях системи p2, p3,..., рк-1, рк та по модулю р0=2. Результати 2=( 2- 1),..., к-1=( к-1- 1), к=( к+ 1) та 0=( 0+ 1) з виходів модульних суматорів 132, 133,..., 13к-1, 13к, та 130 записуються на регістри 42, 43,..., 4к-1, 4к та 5. Наступний сигнал з другого виходу розподілювача імпульсів 3 здійснює скид регістру 41 та подається на другий вхід елементу І 62, дозволяючи подачу константи р1 на другий вхід дільника 72 та на другий вхід множника 103. Наступний сигнал з третього виходу розподілювача імпульсів 3 подається на третій вхід дільника 72, дозволяючи виконання модульної операції ( 2/p1)(mod р2). Резуль 5 тат t2=( 2/рі)(mod р2) з виходу 72 подається на перші входи модульних множників 103,..., 10к-1 та 10к. Сигнал з четвертого виходу розподілювача імпульсів 3 подається на треті входи модульних множників 103,..., 10к-1, 10к та 100, завдяки чому виконуються модульні операції (t2*p1)(mod р3), (t2*p1)(mod рк), (t2*p1)(mod 2). Результати r3=(t2*p1)(mod р3), …, rк-1=(t2*p1)(mod рк-1), rк=(t2*p1)(mod рк) та r0=(t2*p1)(mod 2) з виходів модульних множників 103,..., 10к-1, 10к та 100 поступають на перші входи своїх модульних суматорів 133,..., 13к-1, 13к та 130. Сигнал з п'ятого виходу розподілювача імпульсів 3 подається на треті входи модульних суматорів 133,..., 13к-1, 13к та 130 через п'яті елементи АБО 142, 143,..., 14к-1 та шостий елемент АБО 140. Цей сигнал дозволяє виконати віднімання у суматорі 133, величини r3 від 3, у суматорі 13к-1 величини rк-1 від к-1, у суматорі 13к величини rк від к та додання r0 до 0. Результати 3=( 3-r3),..., к1=( к-1-rк-1), к=( к-rк) та 0=( 0-r0), з виходів модульних суматорів 133,..., 13к-1, 13к та 130 записуються на регістри 43,..., 4к-1, 4к та 5. Наступний сигнал з шостого виходу розподілювача імпульсів 3 здійснює скид регістру 42 та подається на другий вхід елементу І 63, дозволяючи подачу константи р1р2 на другий вхід дільника 73 та на другий вхід множника 104. Наступний сигнал з сьомого виходу розподілювача імпульсів 3 подасться на третій вхід дільника 73, дозволяючи виконання модульної операції ( 3/р1р2)(mod р3). Результат t3=( 3/р1р2)(mod p3) з виходу 73 подається на перші входи модульних множників 104, …, 10к-1, 10к та на 100. Сигнал з восьмого виходу розподілювача імпульсів 3 подається на треті входи модульних множників 104,..., 10к-1, 10к та 100, за 12653 6 вдяки чому виконуються модульні операції (t3*p1р2)(mod р4),..., (t3*p1р2)(mod рк-1), (t3*p1р2)(mod рк), та (t3*p1р2)(mod 2). Результати s4=(t3*p1р2)(mod р4),..., sк-1=(t3*p1р2)(mod рк-1), Sk=(t3*p1р2)(mod рк) та s0=(t3*p1р2)(mod 2) з виходів модульних множників 104,..., 10к-1, 10к та 100 поступають на перші входи своїх модульних суматорів 134,..., 13к-1, 13к та 130. Сигнал з дев'ятого виходу розподілювача імпульсів 3 подасться на треті входи модульнихсуматорів 134,..., 13к-1, 13к та 130 через свої п'яті елементи АБО 143,..., 14к-1 та шостий елемент АБО 140. Цей сигнал дозволяє виконати віднімання у суматорі 134, величини s4 від 4, у суматорі 13k-1 величини sк-1 від к-1. У суматорі 13к величини sk від к та додавання у суматорі 130 величини s0 до 0. Результати 4=( 4-s4),..., к-1=( к-1-sк-1), к=( к-sк) та 0=( 0-s0) з виходів модульних суматорів 134,..., 13к-1, 13к та 130 записуються на регістри 44, 4к-1, 4к та 5. Після послідовного виконання описаних операцій з п'ятого по к-й розряди на регістрі 5 виявляється записаним 0 або 1. Якщо записаний 0, то число А=( 1, 2, 3,..., к-1, к) парне, в протилежному випадку - непарне. Джерела інформації: 1. Акушский И.Я., Юдицкий Д.И. Машинная арифметика в остаточних классах. М.: Сов. Радио, 1968. - 440с. 2. Авторське свідоцтво СРСР №328448, кл. G06F 5/02, 02.11.1972. 3. Торгашев В.А. Применение корректирующих кодов для повышения надежности цифровых вычислительных машин. Диссертация, ЛИАП, 1967. 4. Авторське свідоцтво СРСР №637809, кл. G06F 5/02, 15.12.1978. 7 Комп’ютерна верстка А. Крулевський 12653 8 Підписне Тираж 26 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601