Пристрій для з’єднання процесорів через спільну пам’ять у багатопроцесорній системі

Изобретение относится к вычислительной технике и может быть исполь L зовано в вычислительных системах для сопряжения процессоров» Целью изобретения является повышение надежности устройства за счет сокращения аппаратурных затрат при формировании адреса секции общей памяти. Поставленная цель достигается тем, что в устройство, содержащее блоки ввода-вывода 1, регистры 2, блок оперативной памяти 3, блоки управления памятью 5, 6, счетчик 7, шифратор 9, блок синхронизаіщи 10, блок формирования заявок 11, дополнительно введены второй блок памяти 4 и счетчик 8. 1 ил. 1557570 Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для сопряжения процессоров. Целью изобретения является повышение надежности устройства за счет сокращения аппаратурных затрат при формировании адреса секции'общей памяти. 10 Устройство содержит N блоков 1 ввода-вывода, N регистров 2, первый и второй блоки 3 и 4 памяти, первый и второй блоки 5 и 6 управления памятью, первый и второй счетчики 7 и 8, шифратор 9, блок 10 синхронизации и блок t1 формирования заявок. Устройство работает в режимах "Запись" и "Считывание". В режиме "Запись" данные, которые необходимо за- 20 писать в общую память, поступают в блоки ввода-вывода под управлением соответствующего процессора, что сопровождается выработкой сигнала " 1 " по выходу квитирования записи соот25 ветствующего блока 1. Этот же сигнал является заявкой на запись в общую 1 сообщения, #память принятого в блок которая становится в очередь на обслу живание и хранится в блоке 11 формирования заявок. В режиме "Считывание" 30 данные, которые необходимо передать соответствующему процессору, поступают из блока 1 в соответствующую местную память под управлением соответствующего процессора, что сопровождает _ 35 ся выработкой сигнала "Г' по выходу квитирования считывания соответствующего блока 1. Этот же сигнал Я Е Л Я Є Т С Я разрешением на последующее считывание нового сообщения из общей памяти в 40 соответствующий блок 1. сигнал, который поступает на вход считывания блока 6, запуская первый 3 и второй 4 блоки оперативной памяти на циклы считывания согласно установленным адресам. В результате выполнения цикла считывания с информационных выходов блока 3 по информационным входам первого счетчика 7 происходит запись адреса записываемой заявки, который с выхода счетчика 7 поступает на выходы адреса ячейки секции общей памяти устройства и информационные входы блока 3, В результате выполнения цикла считывания с информационных выходов блока А по информационным входам счетчика 8 происходит запись кода количества заявок на считывание, хранящихся в заданной секции памяти, который с информационного выхода счетчика 8 поступает на информационные входы блока 4. В результате выполнения цикла записи в общую память по заданному адресу с выхода сообщений устройства осуществляется запись данных под управлением блока 5. По заднему фронту сигнала с выхода строба блока 5, который одновременно поступает на вход строба блока 10 и блока 11, блок 10 вырабатывает сигналы суммирования для счетчиков 7 и 8. После увеличения содержимого обоих счетчиков на "Г* с выхода записи блока 10 на вход записи блока 6 поступает сигнал "0", который запускает циклы записи блоков 3 и А по ранее установленным адресам. і При работе в режиме "Считывание" на выходе признака считывания блока 11 вырабатывается сигнал " 1 " , который поступает на вход первого блока 5 управления памятью и вход блока 1С синхронизации. Одновременно на выходе адПри работе в режиме "Запись" на реса считывания заявок блока 11 выравыходе признака записи блока 1t формирования заявок вырабатывается сиг- 45 батывается позиционный код, который поступает на соответствующий вход разнал "t", который поступает на вход решения передачи соответствующего блопервого блока 5 управления памятью ка 1, на вход строба соответствующего и вход блока 10 синхронизации. Однорегистра 2 и входы шифратора 9. Блок временно на выходе адреса записываемой заявки блока 11 вырабатывается 50 1 и регистр 2 подготавливаются к приему данных с входа сообщений устройстпозиционный код, который поступает ва и к передаче их соответствугощему на вход разрешения приема соответстпроцессору, а шифратор вырабатывает вующего блока 1, который вырабатывает двоичный код, который поступает на на информационных выходах данные, поступающие на выходы сообщений и ад- . - выходы адреса секции общей памяти уст < ройства и адресные входы блоков 3 и реса секции общей памяти устройства, Блок 10 синхронизации вырабатывает а также на адресные входы первого 3 сигнал, который поступает на вход и второго 4 блоков оперативной памясчитывания блока 6, запуская первый ти. Блок синхронизации вырабатывает 15575 70 ционные входы регистров являются вхо3 и второй 4 блоки на циклы считывадом сообщений устройства, выход приз-Vния согласно установленным адресам кака записи блока формирования заявок как описано _ выше в режиме "Запись". 1 соединен с входом записи первого блоІ результате выполнения цикла счиІ ка управления памятью и одноименным тывания из общей памяти по заданному входом блока синхронизации, выход заадресу по входу сообщений устройства писи которого подключен к одноименосуществляется запись данных в соотному входу второго блока управления ветствующий регистр 2 Под управлением памятью, выходы режима и строба котоблока 5. По заднему фронту сигнала 10 рого соединены с одноименными входами с выхода строба блока 5, который одблока памяти, информационные выходы новременно поступает на входы строба которого соединены с информационными блоков 10 и 11 аналогично описанному входами счетчика, информационные вывыше в режиме "Запись", блок 10 выраходы которого соединены с информацибатывает сигнал вычитания для счетчионными входами блока памяти и являка 8 и сигнал суммирования для счетются выходом адреса ячейки секции чика 7. После увеличения содержимого обгіей памяти устройства, выход призпервого 7 и уменьшения второго 8 счетнака считывания блока формирования чиков с выхода записи блока Ю на заявок соединен с входом считывания вход записи блока 6 поступает сигнал 20 первого блока управления памятью, ад" 1 " , который запускает циклы записи ресным входом первого блока памяти блоков 3 и 4 по ранее установленным и одноименным входом считывания блока адресам. синхронизации, выходы считьюания и суммирования которого подключены к Ф о р м у л а и з о б р е т е н и я 25 одноименным входам второго блока управления памятью и счетчика соответУстройство для сопряжения процесственно, выходы режима и строба персоров через общую память в многопрового блока управления памятью являютцессорной системе, содержащее N блося одноименными выходами устройства, ков ввода-вывода, N регистров, блок тем, что, 30 о т л и ч а ю щ е е с я памяти, первый и второй блоки управс целью повышения надежности за счет ления памятью, первый и второй счетсокращения аппаратурных затрат при чики, шифратор, блок синхронизации формировании адреса секции общей паи блок формирования заявок, информаг мяти, в него введены второй блок пационные входы-выходы блоков вводамяти и второй счетчик, информационный дывода являются входами-выходами об- 35 выход которого соединен с одноименным мена устройства, выходы квитирования входом второго блока памяти, информазаписи всех блоков ввода-вывода подционный выход которого соединен с одключены соответственно к входам разноименным входом второго счетчика, решения считывания с 1 по N-й блока управляющие выходы которого соединены 40 формирования заявок, выходы адреса с входом заявки на считывание блока записи заявок с первого по N-й котоформирования заявок, вход строба корого подключены к входам разрешения торого соединен с одноименными выхоприема блоков ввода-вывода с первого дом первого блока управления памятью по N-й соответственно, выходы квитии входом блока синхронизации, выходы 45 режима вычитания и режима суммирова- ' рования утения которых подключены к входам заявки на запись блока форния которого соединены с входами вымирования заявок, выходы адреса счичитания и суммирования второго счеттывания заявок с первого по N-й коточика соответственно, выходы адреса рого подключены к входам разрешения блоков ввода-вывода через общую шину передачи информации блоков ввода-вы- 50 соединены с входами адреса блоков павода с первого по N-й, входам стробимяти, выходом шифратора и выходом адрования регистров с первого по N-й реса секции общей памяти устройства, и входам шифратора,информационные информационные выходы блока вводавыходы которых подключены к одноименвыхода через общую шину соединены ным входам блоков ввода-вывода с пер- 55 с выходом сообщений устройства„ вого по N-й соответственно, информа 1557570 Редактор А.Лежнина Составитель Б.Резван Техред л.Олийнык Корректор Н.Король ІЗаказ 718 Тираж 561 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101