Буферний каскад

Буферний каскад, який містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, двадцять два транзистори, причому вхідну шину з'єднано з базами п'ятого і шостого транзисторів відповідно, емітери п'ятого і шостого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами одинадцятого і дванадцятого транзисторів відповідно, а також з емітерами дев'ятого і десятого транзисторів відповідно, перші виводи першого і другого джерел струму з'єднано з базами дев'ятого і десятого транзисторів відповідно, а також з колекторами третього і четвертого транзисторів відповідно, емітери одинадцятого і дванадцятого транзисторів з'єднано з емітерами тринадцятого і чотирнадцятого транзисторів відповідно, колектори дев'ятого і десятого транзисторів з'єднано з колекторами сьомого і восьмого U 2 51345 1 3 го транзисторів з'єднано з колекторами шостого та третього транзисторів відповідно, а також з емітерами сьомого та другого транзисторів відповідно. Бази і колектори першого і восьмого транзисторів з'єднано з базами другого та сьомого транзисторів відповідно, а також з'єднано з шинами додатного та від'ємного живлення через перше та друге джерела струму відповідно. Колектори другого та сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно. Емітери третього та шостого транзисторів з'єднано з вихідною шиною. Основним недоліком аналогу є низька швидкодія, яка обумовлена наявністю вихідної напруги зміщення нуля через неідентичність параметрів пар n-p-n та p-n-p транзисторів у верхньому та нижньому каналах. За прототип обрано буферний каскад (Патент України №38423, Бюл. №1, 2009p.), який містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, двадцять два транзистори, причому вхідну шину з'єднано з базами п'ятого і шостого транзисторів відповідно, емітери п'ятого і шостого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з емітерами першого і другого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами одинадцятого і дванадцятого транзисторів відповідно, а також з емітерами дев'ятого і десятого транзисторів відповідно, перші виводи першого і другого джерел струму з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з базами дев'ятого і десятого транзисторів відповідно, емітери одинадцятого і дванадцятого транзисторів з'єднано з емітерами тринадцятого і чотирнадцятого транзисторів відповідно, колектори дев'ятого і десятого транзисторів з'єднано з колекторами сьомого і восьмого транзисторів відповідно, а також з базами дев'ятнадцятого і двадцятого транзисторів відповідно, бази сьомого і восьмого транзисторів з'єднано з базами та колекторами п'ятнадцятого і шістнадцятого транзисторів відповідно, а також з колекторами сімнадцятого і вісімнадцятого транзисторів відповідно, емітери сімнадцятого і вісімнадцятого транзисторів об'єднано, бази сімнадцятого і вісімнадцятого транзисторів з'єднано з базами та колекторами двадцять першого і двадцять другого транзисторів відповідно, а також з колекторами дев'ятнадцятого і двадцятого транзисторів відповідно, другий вихід першого джерела струму, а також емітери сьомого, п'ятнадцятого, дев'ятнадцятого транзисторів з'єднано з шиною додатного живлення, другий вихід другого джерела струму, а також емітери восьмого, шістнадцятого, двадцятого транзисторів з'єднано з шиною від'ємного живлення, колектори п'ятого і шостого транзисторів об'єднано і з'єднано з базами та колекторами тринадцятого і чотирнадцятого транзисторів відповідно, а також з емітерами двадцять першого і двадцять другого транзисторів відповідно, а також з вихідною шиною. 51345 4 Недоліком прототипу є низька швидкодія, що обмежує галузь використання пристрою. В основу корисної моделі поставлено задачу буферного каскаду, в якому за рахунок введення нових елементів та зв'язків між ними підвищується швидкодія, це розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо. Поставлена задача досягається тим, що у буферний каскад, який містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, двадцять два транзистори, причому вхідну шину з'єднано з базами п'ятого і шостого транзисторів відповідно, емітери п'ятого і шостого транзисторів з'єднано з емітерами третього і четвертого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами одинадцятого і дванадцятого транзисторів відповідно, а також з емітерами дев'ятого і десятого транзисторів відповідно, перші виводи першого і другого джерел струму з'єднано з базами дев'ятого і десятого транзисторів відповідно, емітери одинадцятого і дванадцятого транзисторів з'єднано з емітерами тринадцятого і чотирнадцятого транзисторів відповідно, колектори дев'ятого і десятого транзисторів з'єднано з колекторами сьомого і восьмого транзисторів відповідно, а також з базами дев'ятнадцятого і двадцятого транзисторів відповідно, бази сьомого і восьмого транзисторів з'єднано з базами та колекторами п'ятнадцятого і шістнадцятого транзисторів відповідно, а також з колекторами сімнадцятого і вісімнадцятого транзисторів відповідно, емітери сімнадцятого і вісімнадцятого транзисторів об'єднано, колектори дев'ятнадцятого і двадцятого транзисторів з'єднано з базами та колекторами двадцять першого і двадцять другого транзисторів відповідно, а також з базами сімнадцятого і вісімнадцятого транзисторів відповідно, другі виводи першого і другого джерел струму, а також емітери сьомого, п'ятнадцятого, дев'ятнадцятого і восьмого, шістнадцятого, двадцятого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори п'ятого і шостого транзисторів об'єднано і з'єднано з базами та колекторами тринадцятого і чотирнадцятого транзисторів відповідно, а також з емітерами двадцять першого і двадцять другого транзисторів, а також з вихідною шиною, введено перший і другий коригуючий конденсатори, причому перші виводи першого і другого джерел струму з'єднано з базами дев'ятого і десятого транзисторів відповідно, а також з колекторами третього і четвертого транзисторів відповідно, колектори дев'ятого і десятого транзисторів з'єднано з колекторами сьомого і восьмого транзисторів відповідно, а також з першими виводами першого і другого коригуючих конденсаторів, а також з базами дев'ятнадцятого і двадцятого транзисторів відповідно, а також з базами першого і другого транзисторів відповідно, другі виводи першого і другого джерел струму, а також емітери першого, сьомого, п'ятнадцятого, дев'ятнадцятого і другого, восьмого, шістнадцятого, двадцятого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори п'ятого і шостого транзисто 5 рів об'єднано та з'єднано з базами та колекторами тринадцятого і чотирнадцятого транзисторів відповідно, а також з другими виводами першого і другого коригуючих конденсаторів, а також з емітерами двадцять першого і двадцять другого транзисторів відповідно, а також з колекторами першого і другого транзисторів відповідно, та з вихідною шиною. На кресленні представлено принципову схему буферного каскаду. Пристрій містить вхідну шину 1, яку з'єднано з базами п'ятого 4 і шостого 5 транзисторів відповідно, емітери п'ятого 4 і шостого 5 транзисторів з'єднано з емітерами третього 3 і четвертого 6 транзисторів відповідно, бази третього 3 і четвертого 6 транзисторів з'єднано з базами та колекторами одинадцятого 10 і дванадцятого 13 транзисторів відповідно, а також з емітерами дев'ятого 9 і десятого 14 транзисторів відповідно, перші виводи першого 2 і другого 7 джерел струму з'єднано з базами дев'ятого 9 і десятого 14 транзисторів відповідно, а також з колекторами третього 3 і четвертого 6 транзисторів відповідно, емітери одинадцятого 10 і дванадцятого 13 транзисторів з'єднано з емітерами тринадцятого 11 і чотирнадцятого 12 транзисторів відповідно, колектори дев'ятого 9 і десятого 14 транзисторів з'єднано з колекторами сьомого 8 і восьмого 15 транзисторів відповідно, а також з базами дев'ятнадцятого 22 і двадцятого 25 транзисторів відповідно, а також з базами першого 26 і другого 27 транзисторів відповідно, а також з першими виводами першого 16 і другого 17 коригуючих конденсаторів, бази сьомого 8 і восьмого 15 транзисторів з'єднано з базами та колекторами п'ятнадцятого 18 і шістнадцятого 21 транзисторів відповідно, а також з колекторами сімнадцятого 19 і вісімнадцятого 20 транзисторів відповідно, емітери сімнадцятого 19 і вісімнадцятого 20 транзисторів об'єднано, колектори дев'ятнадцятого 22 і двадцятого 25 транзисторів з'єднано з базами та колекторами двадцять першого 23 і двадцять другого 24 транзисторів відповідно, а також з базами сімнадцятого 19 і вісімнадцятого 20 транзисторів відповідно, другі виводи першого 2 і другого 7 джерел струму, а також емітери першого 26, сьомого 8, п'ятнадцятого 18, дев'ятнадцятого 22 і другого 27, восьмого 15, шістнадцятого 21, двадцятого 25 транзисторів з'єднано з шинами додатного 28 і від'ємного 30 живлення відповідно, колектори п'ятого 4 і шостого 5 транзисторів об'єднано та з'єднано з базами та колекторами тринадцятого 11 і чотирнадцятого 12 транзисторів відповідно, а також з другими виводами першого 16 і другого 17 коригуючих конденсаторів, також з емітерами двадцять третього 21 і двадцять четвертого 22 транзисторів відповідно, а також з колекторами першого 26 і другого 27 транзисторів відповідно, та з вихідною шиною 29. Пристрій працює таким чином. Якщо вхідний сигнал у вигляді струму втікає на вхідну шину 1 пристрою, тоді шостий 5 транзистор привідкривається, а п'ятий 4 транзистор призакривається. Емітерний струм шостого 5 транзистора збільшується і збільшується емітерний струм четвертого 6 транзистора, що у свою чергу призво 51345 6 дить до збільшення колекторного струму десятого 14 транзистора. Емітерний струм п'ятого 4 транзистора зменшується і зменшується емітерний струм третього 3 транзистора, що у свою чергу призводить до зменшення колекторного струму дев'ятого 9 транзистора. Базові струми двадцятого 25 і другого 27 транзисторів збільшується, що призводить до їх при відкривання. При цьому потенціал вихідної шини 29 відслідковує потенціал точки об'єднання емітерів двадцять першого 23 і двадцять другого 24 транзисторів із колекторами першого 26 і другого 27 транзисторів відповідно, і також зменшується та наближається до Uж . Якщо вхідний сигнал у вигляді струму витікає зі вхідної шини 1 пристрою, тоді шостий 5 транзистор призакривається, а п'ятий 4 транзистор привідкривається. Емітерний струм шостого 5 транзистора зменшується і зменшується емітерний струм четвертого 6 транзистора, що у свою чергу призводить до зменшення колекторного струму десятого 14 транзистора. Емітерний струм п'ятого 4 транзистора збільшується і збільшується емітерний струм третього 3 транзистора, що у свою чергу призводить до збільшення колекторного струму дев'ятого 9 транзистора. Базові струми дев'ятнадцятого 22 і першого 26 транзисторів збільшується, що призводить до їх призакривання. При цьому потенціал вихідної шини 29 відслідковує потенціал точки об'єднання емітерів двадцять першого 23 і двадцять другого 24 транзисторів із колекторами першого 26 і другого 27 транзисторів відповідно, і також збільшується та наближається до Uж . В умовах асиметрії коефіцієнти передачі по струму дев'ятнадцятого 22 та першого 26 і двадцятого 25 та другого 27 транзисторів будуть неідентичними. У даному випадку це призводить до зменшення колекторних струмів сімнадцятого 19 і вісімнадцятого 20 транзисторів відповідно, а це у свою чергу призводить до зменшення колекторних струмів сьомого 8 і восьмого 15 транзисторів відповідно. При цьому на дев'ятнадцятий 22 і перший 26 транзистор діє додатний зворотній зв'язок, а на двадцятий 25 і другий 27 транзистор діє від'ємний зворотній зв'язок. Зменшення колекторного струму п'ятнадцятого 18 транзистора призводить до додаткового привідкривання дев'ятнадцятого 22 і першого 26 транзисторів і збільшення їх колекторних струмів. Водночас зменшення колекторного струму шістнадцятого 21 транзистора гальмує подальше привідкривання двадцятого 25 і другого 27 транзисторів. Вказаний процес регулювання триває доти, аж поки прирости базових струмів дев'ятнадцятого 22 та першого 26 і двадцятого 25 та другого 27 транзисторів не будуть збалансовані. Симетрування призводить до того, що в зоні малих сигналів амплітуди приростів колекторних струмів дев'ятнадцятого 22 та першого 26 і двадцятого 25 та другого 27 транзисторів вирівнюються, а в зоні великих сигналів співвідношення приростів будуть пропорційними. Підвищення швидкодії досягається тим, що додатково вводиться проміжний підсилювальний каскад, який побудовано на першому 26 і другому 27, транзисторах відповідно. 7 51345 Перше 2 і друге 7 джерела струму та відбивачі струму, які побудовано на третьому 3, дев'ятому 9, одинадцятому 10, четвертому 6, дванадцятому 13, десятому 14 транзисторах відповідно, а також тринадцятий 11 і чотирнадцятий 12 утворюють схему завдання режиму по постійному струму каскадів схеми. Комп’ютерна верстка А. Рябко 8 Перший 16 та другий 17 коригуючі конденсатори коригують АЧХ та запобігають генерації схеми. Шини додатного 28 і від'ємного 30 живлення забезпечують потрібний рівень напруги для живлення схеми. Підписне Тираж 26 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601