Буферний каскад

Буферний каскад, який містить дванадцять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та ви хідну шини, причому вхідн у шину з'єднано з базами третього та четвертого транзисторів, емітери яких з'єднано з емітерами другого та п'ятого транзисторів, колектор третього транзистора з'єднано з колектором одинадцятого транзистора та емітером дванадцятого, колектор четвертого транзистора з'єднано з емітером сьомого та колектором восьмого транзисторів, колектор та база другого транзистора об'єднані та з'єднані з емітером першого та базою восьмого транзисторів, база та колектор першого транзистора об'єднані та з'єднані з базою сьомого транзистора та з шиною додатного живлення через перше джерело струму, колектор сьомого транзистора з'єднано з шиною додатного живлення, емітер восьмого транзистора з'єднано з емітером дев'ятого транзистора, бази та колектори дев'ятого та десятого транзисторів об'єднані та з'єднані з вихідною шиною, емітер десятого транзистора з'єднано з емітером одинадцятого транзистора, бази та колектори п'ятого та шостого транзисторів об'єднані та з'єднані з базою одинадцятого транзистора, емітер шостого транзистора з'єднаний з U 2 (11) 1 3 38423 п’ятого транзисторів з’єднано з колекторами шостого та третього транзисторів відповідно, а також з емітерами сьомого та другого транзисторів відповідно. Бази і колектори першого і восьмого транзисторів з’єднано з базами другого та сьомого транзисторів відповідно, а також з’єднано з шинами додатного та від’ємного живлення через перше та друге джерела струму відповідно. Колектори другого та сьомого транзисторів з’єднано з шинами додатного та від’ємного живлення відповідно. Емітери третього та шостого транзисторів з’єднано з вихідною шиною. Основним недоліком аналогу є низька точність, яка обумовлена наявністю вихідної напруги зміщення нуля через неідентичність параметрів пар n-p-n та p-n-р транзисторів у верхньому та нижньому каналах. За прототип обрано буферний пристрій (Д.п. №15896, Н03К5/22, G05B1/00, 2006], який містить вісім транзисторів, два джерела струму, шини додатного та від’ємного живлення, вхідну та вихідну шини, причому вхідну шину з’єднано з базами четвертого та п’ятого транзисторів, колектори яких з’єднано з колекторами шостого та третього транзисторів відповідно, та емітерами сьомого та другого транзисторів відповідно, база та колектор першого транзистора об’єднані і приєднані до шини додатного живлення через перше джерело струму, а також до бази другого транзистора, база сьомого транзистора з’єднана з шиною від’ємного живлення через друге джерело струму, колектори другого та сьомого транзисторів з’єднано з шинами додатного та від’ємного живлення відповідно Крім того містить дев’ятий, десятий, одинадцятий, дванадцятий транзистори, причому база кожного з них з’єднана з його колектором, емітер восьмого транзистора з’єднано з базою сьомого транзистора та першим виводом другого джерела струму, емітери дев’ятого та десятого транзисторів з’єднано з емітерами четвертого та п’ятого транзисторів відповідно, бази та колектори дев’ятого та десятого транзисторів з’єднано з базами третього та шостого транзисторів відповідно, а також базу та колектор дев’ятого транзистора з’єднано з емітером першого транзистора, базу та колектор десятого транзистора з’єднано з базою та колектором восьмого транзистора, емітери третього та шостого транзисторів з’єднано з емітерами одинадцятого та дванадцятого транзисторів відповідно, бази і колектори одинадцятого та дванадцятого транзисторів з’єднано з вихідною шиною. Недоліками прототипу є низька навантажувальна здатність, яка обумовлена підвищеним опором схеми, що призводить до збільшення похибки коефіцієнта передачі при підключенні навантаження до виходу схеми. В основу корисної моделі поставлено задачу створення буферного каскаду, в якому за рахунок введення нових елементів та зв’язків між ними зменшується вихідний опір, завдяки чому підвищується навантажувальна здатність та зменшується похибка коефіцієнта передачі. Поставлена задача досягається тим, що в буферний пристрій, який містить дванадцять транзисторів, два джерела струму, шини додатного та 4 від’ємного живлення, вхідну та ви хідн у шини, причому вхідну шин у з’єднано з базами третього та четвертого транзисторів, емітери яких з’єднано з емітерами другого та п’ятого транзисторів, колектор третього транзистора з’єднано з колектором одинадцятого транзистора та емітером дванадцятого, колектор четвертого транзистора з’єднано з емітером сьомого та колектором восьмого транзисторів, колектор та база другого транзистора об’єднані та з’єднані з емітером першого та базою восьмого транзисторів, база та колектор першого транзистора об’єднані та з’єднані з базою сьомого транзистора та з шиною додатного живлення через перше джерело струму, колектор сьомого транзистора з’єднано з шиною додатного живлення, емітер восьмого транзистора з’єднано з емітером дев’ятого транзистора, бази та колектори дев’ятого та десятого транзисторів об’єднані та з’єднані з вихідною шиною, емітер десятого транзистора з’єднано з емітером одинадцятого транзистора, бази та колектори п’ятого та шостого транзисторів об’єднані та з’єднані з базою одинадцятого транзистора, емітер шостого транзистора з’єднаний з базою дванадцятого транзистора та з шиною від’ємного живлення через друге джерело струму, колектор дванадцятого транзистора з’єднаний з шиною від’ємного живлення, введено тринадцятий, чотирнадцятий, п’ятнадцятий, шістнадцятий, сімнадцятий, вісімнадцятий, дев’ятнадцятий, двадцятий, двадцять перший, двадцять другий транзистори, причому вхідну шину, з’єднано з емітерами двадцятого, двадцять першого транзисторів і вихідною шиною, емітери тринадцятого, п’ятнадцятого, дев’ятнадцятого транзисторів з’єднано з шиною додатного живлення, колектор тринадцятого транзистора з’єднано з колектором сьомого транзистора та базою дев’ятнадцятого транзистора, база та колектор п’ятнадцятого транзистора об’єднано та з’єднано з базою тринадцятого транзистора та колектором шістнадцятого транзистора, база та колектор двадцятого транзистора об’єднано та з’єднано з базою шістнадцятого транзистора та колектором дев’ятнадцятого транзистора, емітер шістнадцятого транзистора з’єднано з емітером сімнадцятого транзистора, емітери чотирнадцятого, вісімнадцятого, двадцять другого транзисторів з’єднано з шиною від’ємного живлення, колектор та база вісімнадцятого транзистора об’єднано та з’єднано з базою чотирнадцятого транзистора та колектором сімнадцятого транзистора, колектор дванадцятого транзистора з’єднано з колектором чотирнадцятого транзистора та базою двадцять другого транзистора, колектор та база двадцять першого транзистора об’єднано та з’єднано з базою сімнадцятого транзистора та колектором двадцять другого транзистора. На кресленні представлено принципову схему буферного каскаду. Пристрій містить вхідну шину 27, яку з’єднано з базами третього 4 та четвертого 5 транзисторів, емітери яких з’єднано з емітерами другого 3 і п’ятого 6 транзисторів відповідно, їх колектори з’єднано з базами та колекторами дев’ятого 12, десятого 13 та емітерами двадцятого 22, двадцять 5 38423 першого 23 транзисторів і вихідною шиною 28, колектор та база першого транзистора 2 об’єднано та з’єднано з базою сьомого 10 транзистора, а також через перше джерело струму 1 з шиною додатного живлення 25, база та колектор шостого транзистора 7 об’єднано та з’єднано з базою дванадцятого транзистора 15, а також через друге джерело струму 8 з шиною від’ємного живлення 26, емітер першого транзистора 2 з’єднано з колектором другого транзистора 3, емітер шостого транзистора 7 з’єднано з колектором п’ятого транзистора 6, колектор та база восьмого транзистора 11 об’єднано та з’єднано з базою другого транзистора 3 та емітером сьомого транзистора 10, колектор та база одинадцятого транзистора 14 об’єднано та з’єднано з базою п’ятого транзистора 6 та емітером дванадцятого транзистора 15, емітери восьмого 11 та десятого 13 транзисторів з’єднано з емітерами дев’ятого 12 та одинадцятого 14 транзисторів відповідно, емітери тринадцятого транзистора 9, п’ятнадцятого транзистора 17, дев’ятнадцятого транзистора 21 з’єднано з шиною додатного живлення 25, колектор тринадцятого транзистора 9 з’єднано з колектором сьомого транзистора 10 та базою дев’ятнадцятого транзистора 21, база та колектор п’ятнадцятого транзистора 17 об’єднано та з’єднано з базою тринадцятого транзистора 9 та колектором шістнадцятого транзистора 18, база та колектор двадцятого транзистора 22 об’єднано та з’єднано з базою шістнадцятого транзистора 18 та колектором дев’ятнадцятого транзистора 21, емітер шістнадцятого транзистора 18 з’єднано з емітером сімнадцятого транзистора 19, емітери чотирнадцятого 16, вісімнадцятого 20, двадцять другого 24 транзисторів з’єднано з шиною від’ємного живлення 26, колектор та база вісімнадцятого транзистора 20 об’єднано та з’єднано з базою чотирнадцятого транзистора 16 та колектором сімнадцятого транзистора 19, колектор дванадцятого транзистора 15 з’єднано з колектором чотирнадцятого транзистора 16 та базою двадцять другого транзистора 24, колектор та база двадцять першого транзистора 23 об’єднано та з’єднано з базою сімнадцятого транзистора 19 та колектором двадцять другого транзистора 24. 6 Буферний каскад працює таким чином: якщо напруга на вхідній шині 27 збільшується, то четвертий транзистор 5 привідкривається, третій транзистор 4 призакривається. За таких умов колекторний струм четвертого транзистора 5 зростає, колекторний струм третього транзистора 4 зменшується. При цьому напруга на емітерах сьомого 10 та дванадцятого 15 транзисторів також збільшується, що в свою чергу призводить до збільшення напруги на колекторах девятого 12 та десятого 13 транзисторів до тих пір доки напруга на них не стане рівною напрузі на вхідній шині 27. Якщо напруга на вхідній шині 27 зменшується, то четвертий транзистор 5 призакривається, третій транзистор 4 привідкривається. За таких умов колекторний струм четвертого транзистора 5 зменшується, колекторний струм третього транзистора 4 зростає. При цьому напруга на емітерах сьомого 10 та дванадцятого 15 транзисторів зменшується, що в свою чергу призводить до зменшення напруги на колекторах дев’ятого 12 та десятого 13 транзисторів до тих пір доки напруга на вихідній шині 28 не стане рівною напрузі на вхідній шині 27. Зворотній зв’язок, який утворений дев’ятнадцятим 21 та двадцять другим 24 транзисторами забезпечують кращі лінійні показники буферного каскаду. Тринадцятий транзистор 9 та чотирнадцятий транзистор 16, які є каскадним каскадом, забезпечують постійну напругу на переходах колектор-емітер сьомого 10 та дванадцятого 15 транзисторів. П’ятнадцятий 17 та вісімнадцятий 20 транзистори в діодному ввімкненні забезпечують керування режимами роботи тринадцятого 9 та чотирнадцятого 16 транзисторів. Перший 2 та шостий 7 транзистори в діодному ввімкненні забезпечують керування режимами роботи сьомого 10 та дванадцятого 15 транзисторів. Восьмий 11 та одинадцятий 14 транзистори в діодному ввімкненні забезпечують керування режимами роботи другого 3 та п’ятого 6 транзисторів. Вихідний каскад, що складається з шістнадцятого 18, сімнадцятого 19, двадцятого 22 та двадцять першого 23 транзисторів забезпечує зменшення вихідного опору буферного каскаду, що в свою чергу забезпечує підвищення навантажувальної здатності буферного каскаду. 7 Комп’ютерна в ерстка Д. Шев ерун 38423 8 Підписне Тираж 28 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601