Пристрій для аналізу функції на самодвоїстість

Реферат: Пристрій для аналізу функції на самодвоїстість містить лічильник та блок пам'яті. Вхід скидання та тактовий вхід пристрою підключено відповідно до входу скидання та синхровходу лічильника. Додатково введено групу з N суматорів за модулем два, де N - розрядність лічильника, перший і другий тригер та суматор за модулем два. Виходи лічильника підключено відповідно до перших входів суматорів за модулем два групи, тактовий вхід пристрою підключено до других входів суматорів за модулем два групи та синхровходів першого й другого тригерів. Вхід скидання пристрою підключено до входу скидання другого тригера. Виходи суматорів за модулем два групи підключено відповідно до адресних входів блоку пам'яті, вихід якого підключено до першого входу суматора за модулем два та інформаційного входу першого тригера, вихід якого підключено до другого входу суматора за модулем два, вихід якого підключено до інформаційного входу другого тригера, вихід якого підключено до виходу пристрою. UA 112408 U (54) ПРИСТРІЙ ДЛЯ АНАЛІЗУ ФУНКЦІЇ НА САМОДВОЇСТІСТЬ UA 112408 U UA 112408 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до обчислювальної техніки, а саме до арифметичних цифрових пристроїв, і може бути використана в машинобудівних технологіях. Відомий пристрій для вибору даних, який містить процесори, блоки пам'яті, блок керування та комутатор, при цьому виходи блоків пам'яті підключено до інформаційних входів комутатора, виходи якого підключено до перших входів процесорів, другі входи яких підключено до виходу блока керування [1]. Недоліки аналога: вибір даних не забезпечує проведення дослідження їх властивостей, зокрема зчитування кодових послідовностей що описують логічні функції не дозволяє аналізувати ці функції на самодвоїстість, що обмежує функціональні можливості пристрою. Найбільш близьким до запропонованої корисної моделі по технічній суті та результату, що досягається, є пристрій для впорядкування чисел, який містить перший і другий лічильники, перший і другий блоки пам'яті, блок порівняння, перший і другий елементи АБО та комутатор, при цьому тактовий вхід та вхід скидання підключено відповідно до синхровходів та входів скидання першого та другого лічильників, виходи переповнення яких підключено до перших входів відповідно першого та другого елементів АБО, виходи яких підключено до входів блокування рахування відповідно першого та другого лічильників, інформаційні виходи яких підключено відповідно до адресних входів першого та другого блоків пам'яті, виходи яких підключено відповідно до першого та другого інформаційних входів комутатора та відповідно до першого та другого входів блока порівняння, вихід якого підключено до другого інверсного входу першого елемента АБО, другого входу другого елемента АБО та управляючого входу комутатора, вихід якого підключено до виходу пристрою [2]. Недоліки прототипу: пристрій не дозволяє виконувати аналіз на самодвоїстість логічної функції, яка зберігається в блоках пам'яті у вигляді кодової послідовності, що обмежує функціональні можливості пристрою. Задача корисної моделі - створення пристрою для аналізу функції на самодвоїстість, в якому шляхом введення групи суматорів за модулем два, першого і другого тригерів та суматора за модулем два забезпечено проведення аналізу логічної функції на самодвоїстість, що розширює функціональні можливості пристрою. Поставлена задача вирішується тим, що у пристрій для аналізу функції на самодвоїстість, що містить лічильник та блок пам'яті, при цьому вхід скидання та тактовий вхід пристрою підключено відповідно до входу скидання та синхровходу лічильника, згідно з корисною моделлю, введено: групу з N суматорів за модулем два, де N - розрядність лічильника, перший і другий тригер та суматор за модулем два, при цьому виходи лічильника підключено відповідно до перших входів суматорів за модулем два групи, тактовий вхід пристрою підключено до других входів суматорів за модулем два групи та синхровходів першого й другого тригерів, вхід скидання пристрою підключено до входу скидання другого тригера, виходи суматорів за модулем два групи підключено відповідно до адресних входів блока пам'яті, вихід якого підключено до першого входу суматора за модулем два та інформаційного входу першого тригера, вихід якого підключено до другого входу суматора за модулем два, вихід якого підключено до інформаційного входу другого тригера, вихід якого підключено до виходу пристрою. Технічний ефект від запропонованого рішення полягає в тому, що шляхом введення групи суматорів за модулем два, першого і другого тригерів та суматора за модулем два забезпечено проведення аналізу логічної функції на самодвоїстість, що розширює функціональні можливості пристрою. Розширення функціональних можливостей пристрою можна оцінити позитивно, враховуючи, що самодвоїстість логічних функцій відіграє суттєву роль в спрощенні їх апаратної реалізації та засобів діагностування, використовуючи дві версії одержання значень логічної функції на прямих та інверсних значеннях наборів аргументів. Суть корисної моделі пояснюється кресленням на Фіг. 1, де зображено пристрій для аналізу функції на самодвоїстість, що містить лічильник 1, групу суматорів 2.1 ... 2.N пo модулю два, блок 3 пам'яті, перший 4 та другий 6 тригери, суматор 5 по модулю два, вхід R скидання пристрою і тактовий вхід С пристрою, а також вихід S пристрою, при цьому вхід R пристрою підключено до входів R скидання лічильника 1 та тригера 6, вхід С пристрою підключено до синхровходів С лічильника 1, тригерів 4 та 6, виходи лічильника 1 підключено відповідно до перших входів суматорів 2.1...2.N групи, другі входи яких підключено до входу С пристрою, а виходи підключено відповідно до адресних входів блока 3, вихід якого підключено до інформаційного входу тригера 4 та першого входу суматора 5, другий вхід якого підключено до виходу тригера 4, а вихід G підключено до інформаційного входу тригера 6, вихід якого підключено до виходу S пристрою. 1 UA 112408 U 5 10 15 20 25 30 35 На Фіг. 2 показано часові діаграми роботи блоків пристрою, а саме для входів R, С пристрою, лічильника 1, що позначено як «СЧ 1», групи суматорів 2.1...2.N, що позначено як « 2», блока 3, що позначено як «БП 3», тригера 4, що позначено як «Т 4», виходу G суматора 5 та тригера 6, що позначено як «Т 6». Пристрій працює у такий спосіб. На вхід R пристрою та далі на входи R скидання лічильника 1 та тригера 6 подається сигнал, що встановлює лічильник 1 у нульове значення. На вхід С пристрою та далі на синхровходи С лічильника 1, тригерів 4 та 6 подаються синхроімпульси типу «меандр», що тактують їх роботу. Лічильник 1 і тригер 6 переключаються по задньому фронту синхросигналів С, а тригер 6 - по передньому. Блок 3 містить послідовність значень логічної функції, для яких наборами значень аргументів служать двійкові коди на входах адреси блока 3. На часових діаграмах показано випадок логічної функції від N=3 аргументів для перших трьох тактів роботи, де лічильник формує послідовність двійкових кодів 000 2, 0011, 0102. Ці коди подаються на перші входи суматорів 2.1…2.N групи. На їх другі входи зі входу С пристрою приходять синхроімпульси, які на першій та другій половинах кожного такту приймають відповідно нульове та одиничне значення. За цими значеннями двійкові коди передаються на виходи суматорів 2.1…2.N групи та далі на адресні входи блоку 3 відповідно без зміни та інверсними, тобто як 1112, 1102, 1012. Таким чином, в першому та другому півтактах кожного такта блок 2 зчитує на вихід два значення логічної функції відповідно для прямого та інверсного кодів значень набору аргументів. Ці значення логічної функції подаються далі на інформаційний вхід тригера 4 та перший вхід суматора 5. Тригер 4 затримує перше з двох значень логічної функції до появи другого значення та подає його на другий вхід суматора 5, який порівнює обидва значення між собою і формує на виході G при їх збіганні та в противному випадку відповідно нульове та одиничне значення сигналу. Далі цей сигнал приходить на інформаційний вхід тригера 6, який приймає його за заднім фронтом синхросигналу та передає на вихід S пристрою, показуючи нульовим значенням виконання умови самодвоїстості логічної функції на даному значенні набору аргументів, а одиничним значенням - її порушення. Пристрій може бути використана в машинобудівних технологіях для аналізу логічних функцій. Джерела інформації: 1. Мельник А.О. Архітектура комп'ютера. Наукове видання. - Луцьк: Волинська обласна друкарня, 2008. - 470 с, стор. 438, рис. 12.16; 2. Патент на корисну модель № 101606 Україна, МПК G 06 F 7/022 (2006.01). Пристрій для впорядкування чисел / О.В. Дрозд, С.А. Нестеренко, Ю.В. Дрозд, Д.В. Щербак. - № u 201502306; Заявлено 16.03.2015; Опубл. 25.09.2015, Бюл. № 18. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 40 45 50 Пристрій для аналізу функції на самодвоїстість, що містить лічильник та блок пам'яті, при цьому вхід скидання та тактовий вхід пристрою підключено відповідно до входу скидання та синхровходу лічильника, який відрізняється тим, що введено групу з N суматорів за модулем два, де N - розрядність лічильника, перший і другий тригер та суматор за модулем два, при цьому виходи лічильника підключено відповідно до перших входів суматорів за модулем два групи, тактовий вхід пристрою підключено до других входів суматорів за модулем два групи та синхровходів першого й другого тригерів, вхід скидання пристрою підключено до входу скидання другого тригера, виходи суматорів за модулем два групи підключено відповідно до адресних входів блока пам'яті, вихід якого підключено до першого входу суматора за модулем два та інформаційного входу першого тригера, вихід якого підключено до другого входу суматора за модулем два, вихід якого підключено до інформаційного входу другого тригера, вихід якого підключено до виходу пристрою. 2 UA 112408 U Комп’ютерна верстка Д. Шеверун Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 3